[实用新型]一种低压降高输出电阻镜像电流源电路

摘要

本实用新型公开了一种低压降高输出电阻镜像电流源电路，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一参考电流源I_in、电阻R、电压源VDD；输入电流经低压共源共栅电流镜镜像成两路电流，经第五PMOS管P5、第六PMOS管P6流入由第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4组成的另一组镜像电流源，本实用新型能够在很低的电流源输出压降下实现稳定的输出电流，便利了低电源电压的深亚微米CMOS工艺下的模拟电路设计，使得模拟集成电路也可以从工艺进步中受益，并且促进先进CMOS工艺下片上系统的实现。

主权项

1.一种低压降高输出电阻镜像电流源电路，其特征在于，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一参考电流源I_in、电阻R、电压源VDD；所述第一参考电流源I_in的一端接地，所述第一参考电流源I_in的另一端分别连接到电阻R的一端、第四PMOS管P4的栅极、第五PMOS管P5的栅极和第六PMOS管P6的栅极；所述电阻R的另一端分别连接到第一PMOS管P1的栅极、第二PMOS管P2的栅极、第三PMOS管P3的栅极和第四PMOS管P4的漏极；所述电压源VDD分别连接到第一PMOS管P1的源极、第二PMOS管P2的源极、第三PMOS管P3的源极；第一PMOS管P1的漏极连接到第四PMOS管P4的源极；第二PMOS管P2的漏极连接到第五PMOS管P5的源极；第三PMOS管P3的漏极连接到第六PMOS管P6的源极；第五PMOS管P5的漏极分别连接到第三NMOS管N3的漏极、第一NMOS管N1的栅极和第二NMOS管N2的栅极；第六PMOS管P6的漏极分别连接到第四NMOS管N4的漏极、第三NMOS管N3的栅极和第四NMOS管N4的栅极；第三NMOS管N3的源极连接到第一NMOS管N1的漏极；第四NMOS管N4的源极连接到第二NMOS管N2的漏极并做为电流输出端I_out；同时第一NMOS管N1的源极和第二NMOS管N2的源极均接地。