[实用新型]一种时钟信号发生装置有效
申请号: | 201920172507.3 | 申请日: | 2019-01-30 |
公开(公告)号: | CN209132659U | 公开(公告)日: | 2019-07-19 |
发明(设计)人: | 张勐 | 申请(专利权)人: | 北京昊海雅正科技有限公司 |
主分类号: | G06F1/02 | 分类号: | G06F1/02 |
代理公司: | 北京知呱呱知识产权代理有限公司 11577 | 代理人: | 冯建基;贺亚明 |
地址: | 100085 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种时钟信号发生装置,通过按键输入模块获取待输出的信号频率,FPGA现场可编程门阵列根据信号频率产生频率控制码;通过FPGA现场可编程门阵列将频率控制码发送到DDS频率合成器,采用频率控制寄存器通过串行或并行的方式装载并寄存频率控制码;通过相位累加器对频率控制码在每个时钟周期内进行相位累加产生相位值;通过正弦计算器对相位值计算正弦波幅度产生数字化正弦波时钟信号。通过D/A转换器将数字化的正弦波时钟信号转换为模拟信号,并通过低通滤波器对模拟信号进行低通滤波,将低通滤波后的模拟信号通过SMA接口输出。支持35MHz~4GHz范围任意点频的时钟信号输出产生,使用灵活,适用于野外恶劣环境下的测试,测量或标校等。 | ||
搜索关键词: | 频率控制 模拟信号 时钟信号发生装置 现场可编程门阵列 低通滤波 信号频率 正弦波 数字化 频率控制寄存器 按键输入模块 时钟信号输出 时钟信号转换 低通滤波器 相位累加器 正弦波幅度 正弦计算器 恶劣环境 时钟信号 时钟周期 相位累加 输出 任意点 寄存 标校 并行 装载 测量 野外 测试 灵活 | ||
【主权项】:
1.一种时钟信号发生装置,其特征在于,包括设有Nios嵌入式处理器(1)的FPGA现场可编程门阵列(2),所述FPGA现场可编程门阵列(2)集成有Cyclone芯片,所述FPGA现场可编程门阵列(2)连接有按键输入模块(3)和DDS频率合成器(4),所述按键输入模块(3)用于向所述FPGA现场可编程门阵列(2)输入信号频率并使所述FPGA现场可编程门阵列(2)产生频率控制码;所述DDS频率合成器(4)包括频率控制寄存器(5)、相位累加器(6)和正弦计算器(7);所述频率控制寄存器(5)用于通过串行或并行的方式装载并寄存所述频率控制码;所述相位累加器(6)用于对所述频率控制码在每个时钟周期内进行相位累加产生相位值;所述正弦计算器(7)用于通过对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京昊海雅正科技有限公司,未经北京昊海雅正科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201920172507.3/,转载请声明来源钻瓜专利网。
- 上一篇:一种儿童用可折叠算盘
- 下一篇:一种基于穿戴式的网络计算机