[发明专利]基于FPGA的H.264视频编码端、解码端、传输装置及传输方法

摘要

本发明提供了一种基于FPGA的H.264视频编码端、解码端、传输装置及传输方法。H.264视频编码端视频数据，H.264视频编码器接收视频数据并开始编码，每产生128字节编码数据即实时发出至AXI‑MM转AXI‑S模块，通过AXI‑MM转AXI‑S模块对编码数据进行处理后发送给UDP以太网发送模块，UDP以太网发送模块每128字节数据启动一次发送；H.264视频解码端的UDP以太网接收模块接收到压缩码流数据包后传输到AXI‑S转AXI‑MM模块中的RAM中缓存，AXI‑S转AXI‑MM模块检测到数据帧头后延迟3ms发出解码开始中断给解码端主控模块，解码端主控模块控制H.264视频解码器开始解码，H.264视频解码器从AXI‑S转AXI‑MM模块中的RAM中读取数据并解码输出视频。本发明显著降低编解码系统整体延迟，非常适合无线图传等较低带宽传输方式。