[发明专利]一种微处理器锁机制的指令级校验方法有效
| 申请号： | 201910858612.7 | 申请日： | 2019-09-11 |
| 公开（公告）号： | CN110659172B | 公开（公告）日： | 2022-12-27 |
| 发明（设计）人： | 胡向东;喻文星;李岱峰;覃广桂;胡云鹤 | 申请（专利权）人： | 上海高性能集成电路设计中心 |
| 主分类号： | G06F11/263 | 分类号： | G06F11/263;G06F11/273 |
| 代理公司： | 上海泰能知识产权代理事务所(普通合伙) 31233 | 代理人： | 宋缨;钱文斌 |
| 地址： | 200120 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种微处理器锁机制的指令级校验方法，包括以下步骤：在参考模型中对锁机制进行完整建模，得到锁机制模型；为所述参考模型的每个核心单独设置一套锁同步模块，所述锁同步模块用于保存与锁相关的数据；在测试平台中，为待测设计的每个核心设置一套锁监测状态机，所述锁监测状态机用于抓取可信的与锁相关的数据，并将所述可信的与锁相关的数据实时同步给所述参考模型中的锁同步模块；所述参考模型在运行包含锁测试的激励时，在自身锁机制模型和锁同步模块的共同作用下，得出每一条指令的执行结果，并将所述执行结果与所述待测设计的结果进行对比分析，完成校验。本发明能够提高验证速度和验证效果。 | ||
| 搜索关键词： | 一种 微处理器 机制 指令 校验 方法 | ||
【主权项】：
1.一种微处理器锁机制的指令级校验方法，其特征在于，包括以下步骤：/n(1)在参考模型中对锁机制进行完整建模，得到锁机制模型；/n(2)为所述参考模型的每个核心单独设置一套锁同步模块，所述锁同步模块用于保存与锁相关的数据；/n(3)在测试平台中，为待测设计的每个核心设置一套锁监测状态机，所述锁监测状态机用于抓取可信的与锁相关的数据，并将所述可信的与锁相关的数据实时同步给所述参考模型中的锁同步模块；/n(4)所述参考模型在运行包含锁测试的激励时，在自身锁机制模型和锁同步模块的共同作用下，得出每一条指令的执行结果，并将所述执行结果与所述待测设计的结果进行对比分析，完成校验。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海高性能集成电路设计中心，未经上海高性能集成电路设计中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910858612.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种测试方法、电子设备和计算机可读存储介质
- 下一篇：一种运维系统及方法
