[发明专利]改善顶层铜互连层的丘状凸起缺陷的工艺方法在审
| 申请号： | 201910810022.7 | 申请日： | 2019-08-29 |
| 公开（公告）号： | CN110504211A | 公开（公告）日： | 2019-11-26 |
| 发明（设计）人： | 魏想;贡祎琪 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 31211 上海浦一知识产权代理有限公司 | 代理人： | 郭四华<国际申请>=<国际公布>=<进入 |
| 地址： | 201315 上海市浦东新区中国(上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种改善顶层铜互连层的丘状凸起缺陷的工艺方法，包括：步骤一、在半导体衬底上形成顶层铜互连层；步骤二、形成铜溢出压制层，铜溢出压制层的生长温度低于后续刻蚀阻挡层的生长温度，使铜溢出压制层生长过程中铜溢出量减少或消除；同时铜溢出压制层为致密介质层，使形成铜溢出压制层之后再进行后续的刻蚀阻挡层的生长工艺时不再产生铜溢出；步骤三、形成刻蚀阻挡层。本发明能有效降低铜互连层的丘状凸起缺陷，特别是顶层铜互连层的丘状凸起缺陷。 | ||
| 搜索关键词： | 溢出 压制层 铜互连层 刻蚀阻挡层 丘状凸起 顶层 生长 致密介质层 生长过程 衬底 半导体 | ||
【主权项】：
1.一种改善顶层铜互连层的丘状凸起缺陷的工艺方法，其特征在于，包括如下步骤：/n步骤一、在半导体衬底上形成顶层铜互连层，所述顶层铜互连层包括多个铜线条图形，所述铜线条图形之间通过层间膜隔离，形成所述顶层铜互连层后所述铜线条图形和所述层间膜的表面露出；/n步骤二、在所述半导体衬底上形成铜溢出压制层，所述铜溢出压制层的生长温度低于后续刻蚀阻挡层的生长温度，使所述铜溢出压制层生长过程中铜溢出量减少或消除；同时所述铜溢出压制层为致密介质层，使形成所述铜溢出压制层之后再进行后续的所述刻蚀阻挡层的生长工艺时不再产生铜溢出；/n步骤三、在所述铜溢出压制层表面上形成所述刻蚀阻挡层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910810022.7/，转载请声明来源钻瓜专利网。
- 上一篇：铜互连工艺的制造过程
- 下一篇：一种阵列基板及其制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
