[发明专利]一种基于DCVS逻辑的三输入混淆运算电路

摘要

本发明公开了一种基于DCVS逻辑的三输入混淆运算电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和十六个动态节点，每个动态节点分别具有表示通路的真实连接状态和表示断路的虚拟连接状态，动态节点的真实连接状态采用真实孔实现，动态节点的虚拟连接状态采用虚拟孔实现；优点是通过配置十六个动态节点可以实现不同的功能，攻击者在对十六个动态节点未知的情况下无法通过逆向工程破解逻辑门的功能，可以同时防御功耗分析攻击和逆向工程攻击，安全性高。

主权项

1.一种基于DCVS逻辑的三输入混淆运算电路，其特征在于包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和十六个动态节点，每个所述的动态节点分别具有表示通路的真实连接状态和表示断路的虚拟连接状态，所述的动态节点的真实连接状态采用真实孔实现，所述的动态节点的虚拟连接状态采用虚拟孔实现；将十六个所述的动态节点称为第一动态节点、第二动态节点、第三动态节点、第四动态节点、第五动态节点、第六动态节点、第七动态节点、第八动态节点、第九动态节点、第十动态节点、第十一动态节点、第十二动态节点、第十三动态节点、第十四动态节点、第十五动态节点和第十六动态节点；/n所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极、；所述的第四PMOS管的源极和所述的第五PMOS管的源极均接入电源；所述的第一PMOS管的栅极、所述的第二PMOS管的漏极和所述的第四NMOS管的漏极连接且其连接端为所述的三输入混淆运算电路的输出端，所述的三输入混淆运算电路的输出端与所述的第一动态节点连接，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极和所述的第一NMOS管的漏极连接且其连接端为所述的三输入混淆运算电路的反相输出端，所述的三输入混淆运算电路的反相输出端与所述的第二动态节点连接，所述的第三PMOS管的栅极、所述的第七NMOS管的栅极和所述的第一NMOS管的栅极连接且其连接端为所述的三输入混淆运算电路的第一输入端，所述的第三PMOS管的漏极、所述的第七NMOS管的漏极和所述的第四NMOS管的栅极连接，所述的第四PMOS管的栅极、所述的第八NMOS管的栅极和所述的第二NMOS管的栅极连接且其连接端为所述的三输入混淆运算电路的第二输入端，所述的第四PMOS管的漏极、所述的第八NMOS管的漏极和所述的第五NMOS管的栅极连接，所述的第五PMOS管的栅极、所述的第九NMOS管的栅极和所述的第三NMOS管的栅极连接且其连接端为所述的三输入混淆运算电路的第三输入端，所述的第五PMOS管的漏极、所述的第九NMOS管的漏极和所述的第六NMOS管的栅极连接，所述的第一NMOS管的源极分别与所述的第四动态节点和所述的第六动态节点连接，所述的第二NMOS管的漏极分别与所述的第四动态节点和所述的第八动态节点连接，所述的第二NMOS管的源极分别与所述的第十动态节点和所述的第十二动态节点连接，所述的第三NMOS管的漏极分别与所述的第十动态节点和所述的第十四动态节点连接，所述的第三NMOS管的源极接地，所述的第三NMOS管的源极与所述的第十六动态节点连接，所述的第四NMOS管的源极分别与所述的第三动态节点和所述的第五动态节点连接，所述的第五NMOS管的漏极分别与所述的第三动态节点和所述的第七动态节点连接，所述的第五NMOS管的源极分别与所述的第九动态节点和所述的第十一动态节点连接，所述的第六NMOS管的漏极分别与所述的第九动态节点和所述的第十三动态节点连接，所述的第六NMOS管的源极接地，所述的第六NMOS管的源极与所述的第十五动态节点连接，所述的第七NMOS管的源极、所述的第八NMOS管的源极和所述的第九NMOS管的源极均接地，所述的第一动态节点分别与所述的第七动态节点和所述的第十三动态节点连接，所述的第二动态节点分别与所述的第八动态节点和所述的第十四动态节点连接，所述的第五动态节点分别与所述的第十一动态节点和所述的第十五动态节点连接，所述的第六动态节点分别与所述的第十二动态节点和所述的第十六动态节点连接。/n