[发明专利]STOLT插值实现方法及装置有效
| 申请号： | 201910565145.9 | 申请日： | 2019-06-26 |
| 公开（公告）号： | CN110263470B | 公开（公告）日： | 2021-01-15 |
| 发明（设计）人： | 周萱;喻忠军;王威 | 申请（专利权）人： | 中国科学院电子学研究所 |
| 主分类号： | G06F30/398 | 分类号： | G06F30/398;G01S13/90 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 周天宇 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种STOLT插值实现方法，应用于电子技术领域，包括：S1、采用VIVADO HLS进行STOLT插值算法设计，得到STOLT插值算法；S2、将输入数据输入至STOLT插值算法，得到输出结果；S3、搭建测试平台，在测试平台中验证STOLT插值算法，得到验证结果；S4、判断验证结果和输出结果是否一致；若不一致，则根据验证结果，再次执行S1至S4；若一致，则执行S5、检验STOLT插值算法的时序，得到时序结果；S6、判断时序结果是否正确；若不正确，则根据时序结果，再次执行S1至S6；若正确，则执行S7、根据STOLT插值算法，生成相应的IP核，并将其添加到VIVADO中相对应的FPGA芯片的IP库中。本发明还公开了一种STOLT插值实现装置，可降低实现以及调试难度，降低优化难度，提高可移植性。 | ||
| 搜索关键词： | stolt 实现 方法 装置 | ||
【主权项】：
1.一种STOLT插值实现方法，其特征在于，包括：S1、采用VIVADO HLS进行STOLT插值算法设计，得到STOLT插值算法；S2、将输入数据输入至所述STOLT插值算法，得到输出结果；S3、搭建测试平台，在所述测试平台中验证所述STOLT插值算法，得到验证结果；S4、判断所述验证结果和所述输出结果是否一致；若所述验证结果和所述输出结果不一致，则根据所述验证结果，再次执行步骤S1至S4；若所述验证结果和所述输出结果一致，则执行步骤S5、检验所述STOLT插值算法的时序，得到时序结果；S6、判断所述时序结果是否正确；若所述时序结果不正确，则根据所述时序结果，再次执行步骤S1至S6；若所述时序结果正确，则执行步骤S7、根据所述STOLT插值算法，生成相应的IP核，并将所述IP核添加到VIVADO中相对应的FPGA芯片的IP库中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所，未经中国科学院电子学研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910565145.9/，转载请声明来源钻瓜专利网。
