[发明专利]可感知芯片电路物理完整性的PUF电路及芯片有效
| 申请号： | 201910556160.7 | 申请日： | 2019-06-25 |
| 公开（公告）号： | CN110309574B | 公开（公告）日： | 2023-01-06 |
| 发明（设计）人： | 陈晓飞;郑朝霞;文浩;王若凡;夏恒炀 | 申请（专利权）人： | 北京智涵芯宇科技有限公司 |
| 主分类号： | G06F30/39 | 分类号： | G06F30/39 |
| 代理公司： | 湖南兆弘专利事务所(普通合伙) 43008 | 代理人： | 谭武艺 |
| 地址： | 100085 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种可感知芯片生产制造和使用电路物理完整性的PUF电路及芯片，该PUF电路的差分运算放大电路具有至少两个信号输入端LSSAIN，且信号输入端LSSAIN通过芯片基片上封装引线连接Bump或引脚PAD与封装在芯片内部或者设于芯片外部的导线、或焊锡、或外部电路相连，芯片中带有前述可感知芯片生产制造和使用电路物理完整性的PUF电路。本发明利用芯片生产制造、封装、焊接和外接电路等发生的改变实现芯片电路物理完整性检测，可广泛用于电子产品身份标识、信息安全和防伪溯源等领域，具有数字身份标识与电路物理特性紧密关联、唯一绑定、防伪效果好等优点。 | ||
| 搜索关键词： | 感知 芯片 电路 物理 完整性 puf | ||
【主权项】：
1.一种可感知芯片生产制造和使用电路物理完整性的PUF电路，其特征在于：包括PUF基本单元阵列和寄存器采样单元，所述PUF基本单元阵列包括至少一个PUF基本单元，所述PUF基本单元包括差分运算放大电路LSSA和至少两个信号输入端LSSAIN，所述信号输入端LSSAIN通过芯片基片表面封装引线连接Bump或引脚PAD与封装在芯片内部或者设于芯片外部的导线、或焊锡、或外部电路相连，所述信号输入端LSSAIN分别与差分运算放大电路LSSA的差分输入端相连，所述差分运算放大电路LSSA的输出端与寄存器采样单元的输入端相连，所述差分运算放大电路LSSA的信号输入端LSSAIN至少串接一个电容Cp1或Cn1后与电源VDD相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京智涵芯宇科技有限公司，未经北京智涵芯宇科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910556160.7/，转载请声明来源钻瓜专利网。
