[发明专利]基于FPGA的实对称矩阵的特征值分解的并行实现方法

摘要

本发明属于阵列信号处理领域，具体涉及基于FPGA的实对称矩阵的特征值分解的并行实现方法。具体实现步骤如下：根据阵元数目构建特征值分解的脉动阵列结构，设定所需的处理单元；对接收的阵元信号进行预处理；求解旋转角度并将其转换为角度值；查表得到对应的正弦值和余弦值；更新矩阵元素和特征向量；判断是否达到要求迭代次数；若未达到，在阵列结构中交换矩阵元素为下次迭代做准备；判断是否需要改变处理单元内部的输入输出顺序；若是，则改变输入输出数据的顺序。本方法通过处理单元之间数据的传递以及处理单元内部的数据顺序的转换，提高了迭代效率而且运算速度快，应用前景广阔。

主权项

1.基于FPGA的实对称矩阵的特征值分解的并行实现方法，其特征在于，该方法包括以下步骤：步骤1：设数据矩阵A∈R^n×n为实对称矩阵，根据矩阵的维数建立特征值分解的阵列结构；步骤2：对接收的阵元信号进行预处理，将矩阵的复数域运算转换为实数域；步骤3：根据并行排序规则在数据矩阵A^n×n中选取对应的数据初始化整个处理单元，并将特征向量矩阵设定为单位阵，即V＝E^n×n，将迭代次数计数器和交换数据计数器初始化为0；步骤4：根据Cordic方法同时计算n/2个对角单元中的旋转角度θ；步骤5：将旋转角度θ由弧度值转换为角度值，而后通过查表法得到sinθ和cosθ，对角单元纵向和横向传递sinθ和cosθ到非对角处理单元和特征向量计算模块；步骤6：所有处理单元依据jacobi变换求解旋转后的矩阵元素，并且更新特征向量；步骤7：判断迭代次数是否达到阈值，若达到阈值，V即为所需的特征向量，若没有达到阈值，进行步骤8；步骤8：累加迭代次数计数器和交换次数计数器，交换相邻处理单元的数据；步骤9：判断交换计数器是否大于(n/2‑1)，若大于，则改变处理单元内部输入输出数据的顺序直至交换计数器等于(n‑1)，且交换次数计数器等于(n‑1)时归零，重复步骤4到步骤9。