[发明专利]基于GPS授时的FPGA编码解码系统及方法

摘要

本发明公开了一种基于GPS授时的FPGA编码解码系统及方法。利用GPS时钟授时，现场可编程门阵列FPGA采取模块化的设计思想，采用Verilog语言对现场可编程门阵列FPGA进行开发设计，设计中的主要模块为编码模块和解码模块，现场可编程门阵列FPGA将GPS时钟获取的时间信息进行串行时间码IRIG‑B码的编解码处理。本发明与其它控制芯片相比，现场可编程门阵列FPGA具有更快的速度，使用灵活，结构简单，串行时间码IGIR‑B码的时间精度比网络时间同步精度高出几个数量级，提高系统的时间同步精度。

主权项

1.一种基于GPS授时的FPGA编码解码系统，包括GPS时钟、现场可编程门阵列FPGA编码模块、现场可编程门阵列FPGA解码模块；所述的GPS时钟与现场可编程门阵列FPGA编码模块通过异步串行通用UART接口连接；其中：所述的GPS时钟，用于通过全球定位系统GPS的信号驯服晶振，获取时间信息；所述的现场可编程门阵列FPGA编码模块，包括时钟分频单元、编码单元，所述的编码模块的时钟分频单元，用于对本地时钟的频率进行第一级分频，得到10KHz的信号，对10KHz信号分别进行10倍的第二级分频和100倍的第二级分频，得到1KHz和100Hz的信号，分别作为触发信号和中断信号，对中断信号进行100倍的第三级分频，得到1Hz信号，作为秒脉冲信号，将秒脉冲信号输入到现场可编程门阵列FPGA编码模块中的编码单元中，同时输入到解码模块的码宽分析单元、转换单元中，所述的编码模块中的编码单元，用于使用串行时间码IRIG‑B码转换方法，将GPS时钟输入的时间信号转化为串行时间码IRIG‑B码信号，同时将串行时间码IRIG‑B码信号输入到解码模块的码宽分析单元中；所述的现场可编程门阵列FPGA编码模块，包括码宽分析单元、转换单元和输出单元；所述的解码模块中的码宽分析单元，用于利用编码模块中时钟分频单元输入的秒脉冲信号，使用串行时间码IRIG‑B码码元的解码方法，对码宽分析单元接收到的串行时间码IRIG‑B码信号进行解码，得到时间信息，将BCD码时间信息输入到转换单元中，所述的解码模块中的转换单元，将码宽分析单元中的BCD码时间信息转换为标准时间信息，将标准时间信息输入到输出单元中，所述的解码模块中的输出单元，用于将标准时间信息输入到外部设备中。