[发明专利]基于FPGA和DDR3的SAR快速成像装置及方法

摘要

一种基于FPGA和DDR3的SAR快速成像装置及方法，最主要解决现有技术中SAR成像装置结构复杂，硬件实现资源较多，实现SAR成像算法中的转置操作时间较久，SAR成像速率慢的问题。其装置包括DDR3读写驱动模块、SAR成像算法模块、并行度划分模块、矩阵快速转置模块。其步骤包括：(1)得到SAR目标回波并行数据；(2)得到方位向数据；(3)对方位向数据进行转置操作；(4)获取方位向校正数据；(5)对方位向校正数据进行转置操作；(6)得到SAR图像。本发明具有结构简单，硬件实现资源少，快速获得SAR成像结果的优点，适用于各种SAR成像系统的实际应用中。

主权项

1.一种基于FPGA和DDR3的SAR快速成像装置，包括第三代双倍数据率同步动态随机存储器DDR3读写驱动模块、合成孔径雷达SAR成像算法模块、并行度划分模块，其特征在于，还包括矩阵快速转置模块，各模块通过现场可编程逻辑门阵列FPGA实现，其中：所述的DDR3读写驱动模块，用于将串行写入数据从DDR3的首地址开始按照顺序地址依次存入DDR3中，将串行写入数据全部存入到DDR3后，按照跳地址生成方法，依次得到用于读取DDR3的当前读地址，依次读取DDR3的当前读地址映射的存储单元内的串行DDR3读出数据；所述的SAR成像算法模块，用于得到方位向数据，获取方位向校正数据，对方位向校正数据的转置并行数据做逆快速傅里叶变换IFFT，得到SAR图像；所述的并行度划分模块用于按照脉冲重复间隔时间，串行接收SAR目标回波数据，将所接收的SAR目标回波数据按每个脉冲重复间隔时间分成多组SAR目标回波数据，按组并行输出存入先入先出FIFO核的SAR目标回波数据，得到SAR目标回波并行数据；所述的矩阵快速转置模块用于将每行方位向数据按行均数据量的长度依次分成多组行均数据，先对每行方位向数据的第一组行均数据按照方位向数行序号依次进行拼合，得到第一组行均数的拼合数据，再对每行方位向数据的第二组行均数据按照方位向数行序号依次进行拼合，得到第二组行均数的拼合数据，依次类推，直至完成对每行方位向数据的最后一组行均数据按照方位向数行序号依次进行拼合，得到最后一组行均数的拼合数据，将行均数的拼合数据按照拼合数据的组序号依次进行拼合，得到串行写入数据，按照跳地址生成方法，依次得到用于读取DDR3的当前读地址，对每个串行DDR3读出数据进行拆分，得到串行DDR3读出数据的串行拆分数据，按照每个SAR目标回波数据的位宽，矩阵快速转置模块对每个串行DDR3读出数据进行拆分，得到串行DDR3读出数据的串行拆分数据，将串行拆分数据循环存于FIFO核，该FIFO核组数与并行度参数相等，按组并行输出存入先入先出FIFO核的串行拆分数据，得到转置后方位向数据的并行数据，对方位向校正数据进行转置操作，得到方位向校正数据的转置并行数据。