[发明专利]一种R-LATs系统移动端架构及其信号传输方法在审
| 申请号： | 201910356216.4 | 申请日： | 2019-04-29 |
| 公开（公告）号： | CN110086462A | 公开（公告）日： | 2019-08-02 |
| 发明（设计）人： | 贾康;邵山;刘志刚;苏文军;孙庆龙;付刚;何睿华;洪军 | 申请（专利权）人： | 西安交通大学 |
| 主分类号： | H03K21/02 | 分类号： | H03K21/02;G08C17/02 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710049 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种R‑LATs系统移动端架构及其信号传输方法，基于R‑LATs信号识别与提取算法，提升系统动态测量的实时性和稳定性。所述架构，包括多台旋转激光经纬仪，安装在每个待测点的一个光电传感器；光电传感器包括光电传感调理电路、FPGA和ARM；用于实现大规模R‑LATs测量网络面向光电传感器移动端的光平面识别算法，提升了系统动态测量的实时性和稳定性；光电传感调理电路分为信号放大模块、信号滤波模块以及脉冲产生模块，FPGA内部调用了D触发器，32位计数器，FIFO IP核，pll分频模块等，FPGA与ARM之间构建了一定的数据读写和通信机制以实现数据实时无误的传输。 | ||
| 搜索关键词： | 光电传感器 调理电路 光电传感 系统移动 信号传输 架构 实时性 测量 经纬仪 脉冲产生模块 信号放大模块 动态测量 数据读写 提取算法 提升系统 通信机制 位计数器 系统动态 信号滤波 信号识别 旋转激光 待测点 光平面 分频 构建 算法 调用 传输 移动 网络 | ||
【主权项】：
1.一种R‑LATs系统移动端架构，其特征在于，包括多台旋转激光经纬仪，安装在每个待测点的一个光电传感器；光电传感器包括光电传感调理电路、FPGA和ARM；所述的光电传感调理电路用于将光电传感器产生的电流脉冲信号转化为TTL电平信号输入FPGA；电流脉冲信号由R‑LATs系统内的光平面信号触发光电传感器产生；所述的FPGA作为主控制器，用于TTL电平信号的识别与提取；FPGA包括信号采集与识别模块、时钟模块和用于连接ARM的多根数据线和信号线；采集与识别模块包括依次连接的脉冲D触发器、两个32位计数器和FIFO IP核；脉冲D触发器用于将异步的TTL电平信号进行同步化处理，两个32位计数器分别用于对电平信号上升沿时间和脉冲宽度进行计数得到光脉冲特征数据，FIFO IP核用于FPGA和ARM之间进行光脉冲特征数据的缓存；时钟模块包括用于将50MHz全局时钟分频为150MHz高频时钟的PLL IP核，分频后的高频时钟各并行识别线程的共同时钟；所述的ARM作为协从控制器，用于通过多根数据线对光脉冲特征数据进行读写和传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安交通大学，未经西安交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910356216.4/，转载请声明来源钻瓜专利网。
- 上一篇：具有多个扇区的可编程电路
- 下一篇：延迟电路和包括该延迟电路的半导体装置
- 同类专利
- 一种电压脉冲转换电路及计数器驱动器-201822035702.X
- 林楚发;涂画;周仁华 - 广东核电合营有限公司;岭澳核电有限公司;岭东核电有限公司;中国广核集团有限公司;中国广核电力股份有限公司
- 2018-12-05 - 2019-09-17 - H03K21/02
- 本实用新型属于脉冲控制技术领域，尤其涉及一种电压脉冲转换电路及计数器驱动器。其中，电压脉冲转换电路包括输入阻抗匹配单元，用于对输入的直流电压进行阻抗匹配；积分单元，与所述输入阻抗匹配单元连接，用于对所述输入阻抗匹配单元的输出信号进行积分；积分控制单元，与所述积分单元连接，用于控制所述积分单元的清零以及对所述积分单元的计数；抑制单元，连接于所述输入阻抗匹配单元的输出端和所述积分控制单元之间，用于根据所述直流电压抑制所述积分控制单元的输出；以及电源单元，用于提供电源。
- 一种R-LATs系统移动端架构及其信号传输方法-201910356216.4
- 贾康;邵山;刘志刚;苏文军;孙庆龙;付刚;何睿华;洪军 - 西安交通大学
- 2019-04-29 - 2019-08-02 - H03K21/02
- 本发明提供一种R‑LATs系统移动端架构及其信号传输方法，基于R‑LATs信号识别与提取算法，提升系统动态测量的实时性和稳定性。所述架构，包括多台旋转激光经纬仪，安装在每个待测点的一个光电传感器；光电传感器包括光电传感调理电路、FPGA和ARM；用于实现大规模R‑LATs测量网络面向光电传感器移动端的光平面识别算法，提升了系统动态测量的实时性和稳定性；光电传感调理电路分为信号放大模块、信号滤波模块以及脉冲产生模块，FPGA内部调用了D触发器，32位计数器，FIFO IP核，pll分频模块等，FPGA与ARM之间构建了一定的数据读写和通信机制以实现数据实时无误的传输。
- 脉冲产生装置和包括该脉冲产生装置的芯片-201910413452.5
- 张玺;徐青;王麟 - 湖北京邦科技有限公司
- 2019-05-17 - 2019-07-23 - H03K21/02
- 本申请实施例公开了脉冲产生装置和包括该脉冲产生装置的芯片，该脉冲产生装置可以包括：第一逻辑电路，其包括接收触发信号的第一输入端、第一重置端、输出响应于触发信号而产生的脉冲信号的第一输出端以及第二输出端，其中，在第一逻辑电路处于稳定状态时，第一输出端与第二输出端的电平状态相反；多位计数器，其包括接收时钟信号的第二输入端、与所述第二输出端连接的第二重置端以及多个第三输出端；以及第二逻辑电路，其包括与至少一个第三输出端连接的第三输入端以及与第一重置端连接的第四输出端。通过利用本申请实施例提供的技术方案，可以提高脉冲信号的宽度的控制精度，并且减少所占用的芯片面积。
- 可重配置的分频器-201580027852.2
- H-C·柏;张刚 - 高通股份有限公司
- 2015-05-14 - 2019-04-26 - H03K21/02
- 提供了可重配置的分频器电路的各方面。可重配置的分频器可以包括被配置成接收输入信号的分频器。所述分频器还可以包括被配置成接收由所述分频器产生的分频后信号的延迟电路。分频器还可以包括倍频器，其被配置成基于由所述延迟电路产生的延迟信号而产生输出信号，其中所述延迟电路被配置成接收所述输出信号。
- 分频装置和相关方法-201510589657.0
- 邱威豪;林昂生;王崑印 - 联发科技股份有限公司
- 2015-09-16 - 2019-01-01 - H03K21/02
- 本发明提供一种分频装置和分频方法。该分频装置包括：多个锁存装置，被设置为根据输入时钟信号和第一复位信号，选择性产生具有第一振荡频率的输出信号或具有不同于第一振荡频率的第二振荡频率的输出信号；以及控制装置，被设置为根据编程输入信号来产生所述第一复位信号；其中，所述第一复位信号被设置为复位所述多个锁存装置中的第一锁存装置，使所述多个锁存装置产生具有所述第二振荡频率的所述输出信号。本发明可提高分频器的工作速度。
- 分频电路-201721331966.9
- N·古普塔;J·N·蒂瓦里 - 意法半导体国际有限公司
- 2017-10-16 - 2018-09-18 - H03K21/02
- 本公开涉及一种分频电路。根据实施例，一种电路包括输入时钟端子、输出时钟端子、第一输入数据端子和具有特定端子数的输入数据端子集合。二分频块耦合到输出时钟端子。模块化的单触发时钟分频器耦合在输入时钟端子与二分频块之间。模块化的单触发时钟分频器还耦合到输入数据端子集合。中间时钟生成块耦合在输入时钟端子与模块化的单触发时钟分频器之间。中间时钟生成块包括耦合在输入时钟端子与模块化的单触发时钟分频器之间的第一数字逻辑块。第一数字逻辑块还耦合到第一输入数据端子，并且时钟阻止块耦合在二分频块与第一数字逻辑块之间。
- 一种有利于降低系统功耗的FPGA计数器单元-201721854935.1
- 冀云 - 重庆电子工程职业学院
- 2017-12-26 - 2018-08-10 - H03K21/02
- 本实用新型公开了一种有利于降低系统功耗的FPGA计数器单元，它包括时钟转换模块、第一计数器模块和第二计数器模块；时钟转换模块主要由D触发器、数据选择器、非门和异或门组成，D触发器为上升沿触发电路，异或门为二输入异或门；异或门的第二输入端为时钟转换模块的时钟信号输入端CLKIN，异或门的输出端为时钟转换模块的时钟信号输出端CLKOUT；时钟转换模块的时钟信号输出端CLKOUT与第一计数器模块的时钟端相连接；时钟转换模块的时钟信号输出端CLKOUT还与第二计数器模块的时钟端相连接。本实用新型具有对时钟脉冲的两个边沿均能触发计数，时钟的利用率高，功耗目低的优点。
- 一种可滤波的计数器-201511001553.X
- 许建昆;叶媲舟;黎冰;涂柏生 - 深圳市博巨兴实业发展有限公司
- 2015-12-29 - 2018-07-17 - H03K21/02
- 本发明公开了一种可滤波的计数器，包括双向IO口PAD、同步电路、滤波电路和计数器，所述双向IO口PAD依次连接同步电路、滤波电路和计数器。本发明将电平转变时的波形的抖动进行滤波，从而使计数器进行正确工作，滤掉信号抖动，使计数器正确计数，简化程序，减少mcu的运算工作量。
- 高速双模分频器-201380016444.8
- 李胜高 - 英特尔公司
- 2013-06-11 - 2018-06-26 - H03K21/02
- 描述的装置包括多个逻辑单元，布置在环中，其中，来自多个逻辑单元的每个逻辑单元的输出端子耦合至来自多个逻辑单元的下个逻辑单元的输入端子，其中，多个逻辑单元包括第一多个输入逻辑单元，其具有耦合至来自多个逻辑单元的逻辑单元的至少两个输出端子的输入节点；以及耦合至多个逻辑单元的输出端子的多个锁存单元。
- 分频系统及输入电平触发元件-201410443059.8
- 曾聖哲 - 联发科技股份有限公司
- 2014-09-02 - 2017-12-05 - H03K21/02
- 一种分频电路及输入电平触发元件，分频系统包括控制电路；第一多输入共享输入电平触发元件MILTD，用于接收第一分频信号以根据第一时钟信号的电平产生一回馈信号，或接收第二分频信号以根据第二时钟信号的电平产生回馈信号；第一输入电平触发群组ILTG，若被控制而启动时，根据该回馈信号产生第一分频信号至第一MILTD，若被控制而为非启动时，输出一固定电压至该第一MILTD；第二ILTG，若被控制而启动时，根据回馈信号产生该第二分频信号至第一MILTD，若被控制而为非启动时，输出固定电压至第一MILTD。其中该第一ILTG与第一MILTD一起运作而提供第一分频比，该第二ILTG与该第一MILTD一起运作而提供第二分频比。本发明可节省电路面积及功率消耗，整体噪声表现也可获得改善。
- 集成式非易失性单调计数器-201380016962.X
- J·W·查汉茨;C·B·威尔克森;S·罗宾逊;S-L·卢 - 英特尔公司
- 2013-06-26 - 2017-05-24 - H03K21/02
- 一些实施例包括具有第一生成器和第二生成器的计数器，所述第一生成器生成具有不同频率的信号，所述第二生成器生成所述计数器的计数器值。每个计数器值可以至少部分地基于所述信号中的各个信号的变换次数。描述了其他实施例。
- 一种计1器电路-201310488850.6
- 雷绍充;王兴全 - 陕西万达信息工程有限公司
- 2013-10-17 - 2014-02-26 - H03K21/02
- 本发明公开了一种计1器电路，包括一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络，一级进位保留加法器网络的信号输入端分别与十五路输入信号端相连接，一级进位保留加法器网络的进位信号输出端及和位信号输出端分别与二级进位保留加法器网络的信号输入端相连接，二级进位保留加法器网络的进位信号输出端及和位信号输出端分别与三级进位保留加法器网络的信号输入端相连接，三级进位保留加法器网络的和位信号输出端分别与四路信号输出端相连接；一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络内均包括进位保留加法器。本发明可以快速实现计1。
- 模具频次监控系统-201220748368.2
- 付学平;辛亮亮;刘海洋 - 上海万卡信实业有限公司
- 2012-12-31 - 2013-07-31 - H03K21/02
- 本实用新型涉及汽车线束技术领域，具体涉及一种线束制造用频次监控系统。模具频次监控系统，包括一线束制造设备，线束制造设备上设有一频次监控模块，频次监控模块的信号输出端连接线束制造设备的控制模块。由于采用上述技术方案，本实用新型通过设置频次监控系统可以对生产过程进行实时监控，有效避免因为模具磨损而造成的制造损失，也为模具维护提供依据。
- 一种高速脉冲的计数方法-201210484630.1
- 于星光 - 昆山北极光电子科技有限公司
- 2012-11-26 - 2013-04-03 - H03K21/02
- 本发明公开了一种高速脉冲的计数方法，包括输入信号Fin，上升沿计数器N1、下降沿计数器N2、上下降沿计数器N3、加法器和除法器和计数输出N,其中，输入信号Fin和上升沿计数器N1、下降沿计数器N2、上下降沿计数器N3的信号输入端连接，加法器的输入端分别与上升沿计数器N1、下降沿计数器N2、上下降沿计数器N3的信号输出端连接，加法器的输出端和除法器的输入端连接,除法器输出所述计数输出N。本发明综合了上升沿计数器、下降沿计数器、上下降沿计数器，采用多种测量方式加权平均的方式，消除高速脉冲测量过程的误差，提高了高速脉冲测量的精度。
- 一种基于USB接口的计数器-201120306434.6
- 王维维;崔宝明 - 四川九洲电器集团有限责任公司
- 2011-08-22 - 2012-04-18 - H03K21/02
- 本实用新型涉及电子测量技术领域，尤其是涉及脉冲信号测量领域。本实用新型采用的技术方案是针对上述问题提供一种USB接口的脉冲计数器，用于在指定时间间隔内，对目标脉冲信号个数进行统计。本装置包括信号处理电路、USB接口电路，其特征在于还包括计数电路，所述信号处理电路将输入的脉冲信号经过处理后，发送给计数电路，计数电路接收到信号处理电路输出信号经过处理后，再通过USB接口电路输出计数信号。本实用新型主要应用于脉冲信号测量领域。
- 一种RS485接口的嵌入式脉冲计数装置-201120309092.3
- 朱全银;曹苏群 - 淮阴工学院
- 2011-08-24 - 2012-03-28 - H03K21/02
- 本实用新型公开了一种RS485接口的嵌入式脉冲计数装置，通过连接到单片机AT89C2051的输入端采集输入的脉冲信号，被采集的脉冲数据通过单片机AT89C2051处理后可以输出到与其相连接的存储芯片DS1302中，也可以通过与单片机AT89C2051相连接的芯片MAX485实现RS485串行通信接口输出实时的被测脉冲信号数据，存储芯片DS1302所存储的脉冲测量数据也可以通过RS485串行通信接口输出。一种RS485接口的嵌入式脉冲计数装置的体积小，成本低，功耗低，通信速率高，传输距离远，抗干扰性能好，结构与连接简单。
- 一种USB2.0接口的嵌入式脉冲计数装置-201120309109.5
- 朱全银;曹苏群 - 淮阴工学院
- 2011-08-24 - 2012-03-28 - H03K21/02
- 本实用新型公开了一种USB2.0接口的嵌入式脉冲计数装置，通过连接到单片机AT89S52的输入端采集输入的脉冲信号，被采集的脉冲数据通过单片机AT89S52处理后可以输出到与其相连接的存储芯片DS1302中，也可以通过与单片机AT89S52相连接的芯片USB20C实现USB2.0接口输出实时的被测脉冲信号数据，存储芯片DS1302所存储的脉冲测量数据也可以通过USB2.0接口输出。一种USB2.0接口的嵌入式脉冲计数装置的体积小，成本低，功耗低，通信速率高，结构与连接简单。
- 一种RS232接口的嵌入式脉冲计数装置-201120309050.X
- 化莉;金春霞;朱全银 - 淮阴工学院
- 2011-08-24 - 2012-03-28 - H03K21/02
- 本实用新型公开了一种RS232接口的嵌入式脉冲计数装置，通过连接到单片机AT89C2051的输入端采集输入的脉冲信号，被采集的脉冲数据通过单片机AT89C2051处理后可以输出到与其相连接的存储芯片DS1302中，也可以通过与单片机AT89C2051相连接的芯片SP3232E实现RS232串行通信接口输出实时的被测脉冲信号数据，存储芯片DS1302所存储的脉冲测量数据也可以通过RS232串行通信接口输出。一种RS232接口的嵌入式脉冲计数装置的体积小，成本低，功耗低，通信速率高，传输距离远，结构与连接简单。
- 用来识别脉冲的方法和装置-200880000153.9
- 斯文·泽梅尔罗德特 - 大陆汽车有限责任公司
- 2008-01-15 - 2009-09-23 - H03K21/02
- 当扫描值(AW)的序列(FA)的当前扫描值(AW)与预定的基准扫描值(REF)偏离至少一个预定的净值(MDIFF)时，通过分别向转换值(TW)的序列(FT)添加代表扫描值(AW)的序列(FA)的当前扫描值(AW)的转换值(TW)来将扫描值(AW)的序列(FA)转换成转换值(TW)的序列(FT)。与预定的基准扫描值(REF)偏离至少预定的净值(MDIFF)的扫描值(AW)的序列(FA)的当前的扫描值(AW)被预设作为用于后续的当前扫描值(AW)的预定的基准扫描值(REF)。基于转换值(TW)的序列(FT)来测定移动平均值(M)。根据该移动平均值(M)来识别脉冲。
- 专利分类
