[发明专利]一种星载相控阵天线波束控制电路

摘要

本发明公开了一种星载相控阵天线波束控制电路，其包括：波控处理FPGA芯片(1)、波控处理模块(2)、波控处理FPGA配置PROM(3)、波控三模表决与控制反熔丝FPGA芯片(4)、波控三模表决与控制模块(5)、上电复位及监控芯片(6)、逻辑控制通信芯片(7)和参数存储PROM(8)。本发明采用“FPGA+逻辑控制通信芯片”的数据流方式，并结合加载与刷新控制和全局复位的方式，提出一种星载相控阵天线波束控制电路，有效解决了星载天线波束控制灵活性的问题。

主权项

1.一种星载相控阵天线波束控制电路，其特征在于，所述电路包括：波控处理FPGA芯片(1)、波控处理模块(2)、波控处理FPGA配置PROM(3)、波控三模表决与控制反熔丝FPGA芯片(4)、波控三模表决与控制模块(5)、上电复位及监控芯片(6)、逻辑控制通信芯片(7)和参数存储PROM(8)；其中，波控处理模块(2)根据通过逻辑控制通信芯片(7)接收到的外部波束指向信息，解析成相控阵天线全部通道的幅相值，与存储在参数存储PROM(8)的幅相补偿数据求和后，通过逻辑控制通信芯片(7)外发，同时实现三模冗余，并将三份数据结果发送至波控三模表决与控制反熔丝FPGA芯片(4)；波控三模表决与控制模块(5)实现三模表决和控制波控处理FPGA芯片(1)的加载与刷新；波控三模表决与控制反熔丝FPGA芯片(4)的加载数据总线输入端与波控处理FPGA配置PROM(3)的加载数据总线输出端连接；波控三模表决与控制反熔丝FPGA芯片(4)的加载控制总线输出端与波控处理FPGA配置PROM(3)的加载控制总线输入端连接；波控三模表决与控制反熔丝FPGA芯片(4)的数据总线输出输入端与波控处理FPGA芯片(1)的数据总线输出输入端双向连接；波控三模表决与控制反熔丝FPGA芯片(4)的地址总线输出端与波控处理FPGA芯片(1)的地址总线输入端连接；波控三模表决与控制反熔丝FPGA芯片(4)的控制总线输出端与波控处理FPGA芯片(1)的控制总线输入端连接；波控处理FPGA芯片(1)的复位控制输出端与上电复位及监控芯片(6)的复位控制输入端连接；上电复位及监控芯片(6)的全局复位输出端分别与波控处理FPGA芯片(1)和波控三模表决与控制反熔丝FPGA芯片(4)的全局复位输入端连接；参数存储PROM(8)的数据总线输出端与波控处理FPGA芯片(1)的数据总线输入端连接；参数存储PROM(8)的地址总线输入端与波控处理FPGA芯片(1)的地址总线输出端连接；参数存储PROM(8)的控制总线输入端与波控处理FPGA芯片(1)的控制总线输出端连接。