[发明专利]一种星载相控阵天线波束控制电路

权利要求书

1.一种星载相控阵天线波束控制电路，其特征在于，所述电路包括：波控处理FPGA芯片(1)、波控处理模块(2)、波控处理FPGA配置PROM(3)、波控三模表决与控制反熔丝FPGA芯片(4)、波控三模表决与控制模块(5)、上电复位及监控芯片(6)、逻辑控制通信芯片(7)和参数存储PROM(8)；其中，

波控处理模块(2)根据通过逻辑控制通信芯片(7)接收到的外部波束指向信息，解析成相控阵天线全部通道的幅相值，与存储在参数存储PROM(8)的幅相补偿数据求和后，通过逻辑控制通信芯片(7)外发，同时实现三模冗余，并将三份数据结果发送至波控三模表决与控制反熔丝FPGA芯片(4)；波控三模表决与控制模块(5)实现三模表决和控制波控处理FPGA芯片(1)的加载与刷新；

波控三模表决与控制反熔丝FPGA芯片(4)的加载数据总线输入端与波控处理FPGA配置PROM(3)的加载数据总线输出端连接；波控三模表决与控制反熔丝FPGA芯片(4)的加载控制总线输出端与波控处理FPGA配置PROM(3)的加载控制总线输入端连接；波控三模表决与控制反熔丝FPGA芯片(4)的数据总线输出输入端与波控处理FPGA芯片(1)的数据总线输出输入端双向连接；波控三模表决与控制反熔丝FPGA芯片(4)的地址总线输出端与波控处理FPGA芯片(1)的地址总线输入端连接；波控三模表决与控制反熔丝FPGA芯片(4)的控制总线输出端与波控处理FPGA芯片(1)的控制总线输入端连接；波控处理FPGA芯片(1)的复位控制输出端与上电复位及监控芯片(6)的复位控制输入端连接；上电复位及监控芯片(6)的全局复位输出端分别与波控处理FPGA芯片(1)和波控三模表决与控制反熔丝FPGA芯片(4)的全局复位输入端连接；参数存储PROM(8)的数据总线输出端与波控处理FPGA芯片(1)的数据总线输入端连接；参数存储PROM(8)的地址总线输入端与波控处理FPGA芯片(1)的地址总线输出端连接；参数存储PROM(8)的控制总线输入端与波控处理FPGA芯片(1)的控制总线输出端连接；

上电后，波控三模表决与控制反熔丝FPGA芯片(4)启动，波控三模表决与控制模块(5)开始运行；三模表决与控制反熔丝FPGA芯片(4)控制波控处理FPGA芯片(1)进行程序加载，之后按照预定周期对波控处理FPGA芯片(1)的配置比特流进行定时刷新，以保证配置信息可靠性；波控处理FPGA模块(2)的三路完全一致的数据处理单元对数据进行并行处理，上述数据最终由波控三模表决与控制模块(5)读出并进行处理；波控三模表决与控制模块(5)分别读取波控处理模块(2)的三路数据与中间状态值，进行三路原始数据的比较，利用2/3判决算法判定当前组原始测量数据是否被打翻以及数据被打翻的通路；若出现波控处理模块(2)某路的结果与其他两路不一致情况，波控三模表决与控制模块(5)完成对该路处理单元的刷新；若出现波控处理模块(2)两路以上测量结果不一致的情况，波控三模表决与控制模块(5)产生内部状态复位控制信号触发上电复位监控芯片(6)，上电复位监控芯片输出全局复位信号，完成对波控三模表决与控制反熔丝FPGA芯片(4)和波控处理FPGA芯片(1)的复位。

2.根据权利要求1所述的星载相控阵天线波束控制电路，其特征在于，

波控处理模块(2)通过对逻辑控制通信芯片(7)接收到的外部波束指向数据的实时码处理，结算出相控阵天线全部通道地址对应的幅相值，然后读取存储在参数存储PROM(8)中的幅相补偿码，两者求和后，通过逻辑控制通信芯片(7)外发。

3.根据权利要求2所述的星载相控阵天线波束控制电路，其特征在于，

波控三模表决与控制反熔丝FPGA芯片(4)初始化完成后，波控三模表决与控制模块(5)输出固定周期的方波信号，作为上电复位监控芯片的喂狗信号，上电复位监控芯片通过喂狗信号判定波控三模表决与控制反熔丝FPGA芯片(4)的工作状态是否正常，若波控三模表决与控制模块(5)输出的喂狗信号不正常，则上电复位与监控芯片产生复位信号，对波控三模表决与控制反熔丝FPGA芯片(4)和波控处理FPGA芯片(1)进行复位。