[发明专利]一种迟滞可变的异步过电平采样模数转换器

摘要

本发明公开了一种迟滞可变的异步过电平采样模数转换器，包括：预处理模块、比较器模块、计数器模块、数模转换器模块、计时器模块和数据寄存器模块；根据输入信号的特征，采集信号时能有效的避免噪声影响，有效信号来临时，迟滞消失避免错过有效信号的采集，在一定时间内，若没有信号输入，则迟滞出现，避免噪声干扰，一级电阻式的模数转换器电路，采用首部电阻串单元、多个中间电阻串单元和尾部电阻串单元结构，在无有效信号时或一段时间内没有信号输入，比较器Ⅰ和比较器Ⅱ有各自的向上和向下的迟滞，当有效信号来临时,比较器Ⅰ、比较器Ⅱ无迟滞电压，很好的采集到有效信号，减少有效信号来临后，迟滞导致的有效信号采集缺失。

主权项

1.一种迟滞可变的异步过电平采样模数转换器，其特征在于至少包括：预处理模块(1)、比较器模块(2)、计数器模块(3)、数模转换器(DAC)模块(4)、计时器模块(5)和数据寄存器模块(6)；所述预处理模块(1)接收被采集信号、并输出将被采集信号放大到被所述比较器模块(2)检测的幅度的处理信号；所述比较器模块(2)用于接收预处理模块(1)传送的处理信号、将该处理信号与所述数模转换器(DAC)模块(4)转换的模拟信号进行比较，将比较的结果作为所述计数器模块(3)和所述计时器模块(5)的输入信号；所述计数器模块(3)接收所述比较器模块(2)的输出信号，将转换后的六位数字信号输出至所述数模转换器(DAC)模块(4)；所述数模转换器(DAC)模块(4)接收所述计数器模块(3)转换并输出的六位数字信号和所述比较器模块(2)的输出信号，所述数模转换器(DAC)模块(4)转换并输出数字信号至所述比较器模块(2)和所述数据寄存器模块(6)；所述计时器模块(5)，用于记录采集信号的开始时间和结束时间，所述计时器模块(5)接收所述比较器模块(2)的输出信号，所述计时器模块(5)将记录时间的信号输入到所述数据寄存器模块(6)；所述数据寄存器模块(6)接收所述数模转换器(DAC)模块(4)输出的模拟信号和所述计时器模块(5)输出的信号；所述比较器模块包括比较器Ⅰ(7)和比较器Ⅱ(8)；所述数模转换器(DAC)模块(4)至少包括一级电阻式的数模转换器(DAC)电路(9)、6位译码器(10)和RC时间控制电路(11)；所述一级电阻式的数模转换器(DAC)电路(9)包括电源(12)、首部电阻串单元(13)、多个中间电阻串单元(14)和尾部电阻串单元(15)；所述首部电阻串单元(13)一端接电源(12)，所述首部电阻串单元(13)另一端与所述中间电阻串(14)相连接，所述多个中间电阻串单元(14)依次连接，所述尾部电阻串单元(15)的一端与所述中间电阻串单元(14)相连接，所述尾部电阻串单元(15)的另一端接地；所述首部电阻串单元(13)包括首部电阻串(16)和首部电阻串开关(17)，所述首部电阻串(16)包括电阻R₁、电阻R₂和电阻R₃，所述电阻R₁、电阻R₂和电阻R₃串联连接，所述首部电阻串开关(17)，由三个自举开关S₁、S₃、S₄和三个自由开关S₁′、S₃′、S₄′串联连接，所述电阻R₁的一端与所述开关S₁的一端相连接，所述电阻R₁的另一端与所述电阻R₂的一端相连接，所述电阻R₂的另一端连接至所述开关S₃与所述电阻R₃的连接处，所述电阻R₃的另一端与所述开关S₄相连接，所述开关S₁′的另一端与所述比较器Ⅰ(7)的正极相连接，所述开关S₃′和所述开关S₄′的另一端均与所述比较器Ⅱ(8)的负极相连接；所述中间电阻串单元(14)包括中间电阻串(18)和中间电阻串开关(19)；所述中间电阻串(18)是包括电阻R₁、电阻R₂和电阻R₃，所述电阻R₁与电阻R₂和电阻R₃串联连接，所述中间电阻串开关(19)包括四个自举开关S₁～S₄和四个自由开关S₁′～S₄′串联连接，所述中间电阻串(18)的三个电阻两端均与所述开关S的一端相连接，所述开关的S的另一端和所述开关S′的一端相连接，其中奇数标记的开关S₁′和开关S₃′的另一端与所述比较器Ⅰ(7)的正极相连接，偶数标记的开关S₂′和开关S₄′的另一端与所述比较器Ⅱ(8)的负极相连接；所述尾部电阻串单元(15)包括尾部电阻串(20)、尾部电阻串开关(21)；所述尾部电阻串(20)包括电阻R₁、电阻R₂和电阻R₃，所述电阻R₁、电阻R₂和电阻R₃串联连接，所述尾部电阻串开关(21)包括三个自举开关S₁、S₂、S₄和三个自由开关S₁′、S₂′、S₄′，所述电阻R₁的两端分别与所述开关S₁和开关S₂相连接，所述电阻R₂的一端连接至所述开关S₂与所述电阻R₁的连接处，所述电阻R₂的另一端与所述电阻R₃一端相连接，所述电阻R₃的另一端与所述开关S₄相连接，所述开关S₁′的另一端与所述比较器Ⅰ(7)的正极相连接，所述开关S₂′和开关S₄′的另一端均与所述比较器Ⅱ(8)的负极相连接；所述6位译码器(10)与所述自由开关相连接；所述RC时间控制电路(11)与自举开关相连接。