[发明专利]一种基于双PLL的系统超频引起的电压毛刺保护系统

摘要

本发明公开了一种基于双PLL的系统超频引起的电压毛刺保护系统，本发明允许系统在一定范围内超频，当系统超频而工作负载过重的时候，一旦检测到电压过低，则立刻调整输出频率，保证工作电压在允许范围之内；释放微控制器及相关固件的参与，避免因为芯片内微处理器响应时间较长而错过调整PLL倍频和分频系数的最佳时机；双PLL的备份保护方式，可以保证在系统频率降低以后可以将整个系统频率重新调整到跟预期负载以及电压相匹配的最佳频率。

主权项

1.一种基于双PLL的系统超频引起的电压毛刺保护系统，其特征在于：包括并行的PLL0单元和PLL1单元、电压毛刺检测单元、电压测量单元、毛刺结果锁存与同步单元、PLL0输出系数分频生成单元、PLL1与PLL0之间的同步单元、PLL1输出系数分频生成单元、PLL0倍频系数生成单元、PLL1倍频系数生成单元、时钟选择信号生成单元和抗毛刺时钟选择单元；所述电压毛刺检测单元检测系统电压是否降到临界电压；所述电压毛刺结果锁存与同步单元锁存临界电压，并将毛刺结果同步到PLL0单元和PLL1单元的时钟域中；PLL0和PLL1输出分频系数生成单元根据各自的时钟域所获得毛刺结果调整PLL0和PLL1输出分频系数生成单元的输出分频系数，用来降低整个系统的时钟，从而将系统电压保持在安全范围；PLL0和PLL1倍频系数生成单元根据毛刺结果锁存与同步单元输出的毛刺结果启动电压测量单元，并根据电压测量单元的测量电压生成PLL0和PLL1单元所需要的倍频系数；时钟选择信号生成单元根据倍频系数调整输出系统时钟，所述系统时钟在时钟约束文件中作为PLL0和PLL1单元的生成时钟以及系统的源时钟；抗毛刺时钟选择单元在时钟选择信号生成单元选择某一路PLL的输出时，将另一路PLL的输出提前关闭，从而保证在时钟切换的瞬间不会有毛刺发生。