[发明专利]一种SRAM型FPGA与外置密钥管理芯片的通讯系统

摘要

本发明提供一种SRAM型FPGA与外置密钥管理芯片的通讯系统，包括：密钥管理芯片、SRAM型FPGA，密钥管理芯片是具有内部可读唯一序列号ID‑M和非易失性存储器的MCU、DSP或CPLD，非易失性存储器内存储密钥；密钥管理芯片与FPGA通过以下4条信号线连接：时钟信号线、第零信号线、第一信号线和第二信号线；时钟信号是密钥管理芯片至FPGA的单向同步时钟，且持续输出；由于每个密钥管理芯片具有唯一的ID‑M，而每次密钥发送流程开始时，都要根据ID‑M确定此次的变频参数，4条信号线会相应的变频，但仍是同步关系，对外部非法监听进行了干扰，增加了获得SRAM型FPGA外置密钥的难度。

主权项

1.一种SRAM型FPGA与外置密钥管理芯片的通讯系统，其特征在于，包括：密钥管理芯片、SRAM型FPGA，所述密钥管理芯片是具有内部可读唯一序列号ID‑M和非易失性存储器的MCU、DSP或CPLD，所述非易失性存储器内存储密钥；所述密钥管理芯片与所述FPGA通过4条信号线连接，所述4条信号线包括：时钟信号线、第零信号线、第一信号线和第二信号线；所述时钟信号是所述密钥管理芯片至所述FPGA的单向同步时钟，且持续输出，同时也是为所述FPGA提供逻辑运算唯一的同步时钟；所述第零信号为双向信号；当所述第零信号作为所述密钥管理芯片的输入时，所述第一信号和所述第二信号根据所述时钟信号的变化而改变脉宽，所述第一信号和所述第二信号为从所述FPGA输入到所述密钥管理芯片的数据信号，所述第零信号为所述FPGA对所述密钥管理芯片的总线输入请求信号；在密钥发送流程中，所述第零信号作为所述密钥管理芯片的输出，所述时钟信号根据变频参数进行变频输出，所述变频参数根据所述ID‑M确定，同时所述第零信号将同步于所述时钟信号进行脉宽的变化；此时所述第零信号为从所述密钥管理芯片输出到所述FPGA的数据信号，所述第零信号为包括所述密钥的信号；此时所述第一信号和所述第二信号为空闲状态。