[发明专利]一种SRAM型FPGA与外置密钥管理芯片的通讯系统

说明书

本发明提供一种SRAM型FPGA与外置密钥管理芯片的通讯系统，包括：密钥管理芯片、SRAM型FPGA，密钥管理芯片是具有内部可读唯一序列号ID‑M和非易失性存储器的MCU、DSP或CPLD，非易失性存储器内存储密钥；密钥管理芯片与FPGA通过以下4条信号线连接：时钟信号线、第零信号线、第一信号线和第二信号线；时钟信号是密钥管理芯片至FPGA的单向同步时钟，且持续输出；由于每个密钥管理芯片具有唯一的ID‑M，而每次密钥发送流程开始时，都要根据ID‑M确定此次的变频参数，4条信号线会相应的变频，但仍是同步关系，对外部非法监听进行了干扰，增加了获得SRAM型FPGA外置密钥的难度。

技术领域

本发明涉及FPGA(Field－Programmable Gate Array，现场可编程门阵列)技术领域，更具体地说，涉及一种SRAM(Static Random-Access Memory，静态随机存取存储器)型FPGA与外置密钥管理芯片的通讯系统。

背景技术

对于SRAM型FPGA需要使用密钥进行逻辑运算的场景，由于SRAM型FPGA自身不具备掉电后可存储数据的功能，往往需要将密钥存储在其外部的非易失性存储器中，如FLASH、铁电等，这就使得前述FPGA必须通过总线或IO方式对外部的非易失存储器进行访问。前述非易失性存储器，仅是存储单元，不具备链路层信号变换和加密的能力，因此非法人员通过总线或IO的监听设备，再结合该存储单元公知的控制字段，通过信号采样对比分析，即可非法获得密钥。这在一定程度上，大大降低了系统运行和身份保护的安全性，即便被截获的密钥是经密文加密的，也会造成系统的防护强度大大降低。

因此，提出一种安全的密钥保护方案，是本领域技术人员亟待解决的技术问题。

发明内容

本发明的主要目的在于提出一种SRAM型FPGA与外置密钥管理芯片的通讯系统，旨在解决现有技术中，SRAM型FPGA的外置密钥容易被非法获取的问题。

为解决上述技术问题，本发明提供一种SRAM型FPGA与外置密钥管理芯片的通讯系统，包括：

密钥管理芯片、SRAM型FPGA，所述密钥管理芯片是具有内部可读唯一序列号ID-M和非易失性存储器的MCU、DSP或CPLD，所述非易失性存储器内存储密钥；所述密钥管理芯片与所述FPGA通过4条信号线连接，所述4条信号线包括：时钟信号线、第零信号线、第一信号线和第二信号线；所述时钟信号是所述密钥管理芯片至所述FPGA的单向同步时钟，且持续输出，同时也是为所述FPGA提供逻辑运算唯一的同步时钟；所述第零信号为双向信号；

当所述第零信号作为所述密钥管理芯片的输入时，所述第一信号和所述第二信号根据所述时钟信号的变化而改变脉宽，所述第一信号和所述第二信号为从所述FPGA输入到所述密钥管理芯片的数据信号，所述第零信号为所述FPGA对所述密钥管理芯片的总线输入请求信号；

在密钥发送流程中，所述第零信号作为所述密钥管理芯片的输出，所述时钟信号根据变频参数进行变频输出，所述变频参数根据所述ID-M确定，同时所述第零信号将同步于所述时钟信号进行脉宽的变化；此时所述第零信号为从所述密钥管理芯片输出到所述FPGA的数据信号，所述第零信号为包括所述密钥的信号；此时所述第一信号和所述第二信号为空闲状态。

可选地，所述变频参数根据所述ID-M确定包括：获取第一计算结果，所述第一计算结果至少包括将所述ID-M作为初始种子，按照预设算法进行前N-1次迭代计算后，得到的计算结果；在第N次时，将所述第一计算结果按照所述预设算法进行计算后，将得到的计算结果记为第二计算结果；根据所述第二计算结果确定所述变频参数。

可选地，所述第一计算结果还包括将所述ID-M作为初始种子，将所述ID-M与伪随机数做级联或插入运算之后，再按照预设算法进行前N-1次迭代计算后，得到的计算结果。