[发明专利]一种FPGA实现可变位宽除法的方法及装置在审
| 申请号： | 201910037788.6 | 申请日： | 2019-01-16 |
| 公开（公告）号： | CN109783053A | 公开（公告）日： | 2019-05-21 |
| 发明（设计）人： | 温士魁 | 申请（专利权）人： | 中科亿海微电子科技（苏州）有限公司 |
| 主分类号： | G06F7/535 | 分类号： | G06F7/535 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 马莉 |
| 地址： | 215028 江苏省苏州市苏州工业*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了一种FPGA实现可变位宽除法的方法，包括：S1，将除数分解成n段，并调用基础位数除法单元，将分解的第一段除以被除数，得出第一段的第一商数和第一余数；S2，将所述第一余数与第二段除数组合，并且继续除以被除数，得出第二段的第二商数和第二余数；将此第二余数和第三段除数拼接，然后除以被除数，得出第三段的第三商数和第三余数；S3，重复上述过程，直至得到第n商数和第n余数，所述第n余数即为可变位宽除法所求的余数，第一商数至第n商数的n段商的拼接即为可变位宽除法所求的商数，运算结束。本公开FPGA实现可变位宽除法的方法能够实现任意位宽的除法运算，并且比传统方法移位除法速度提大幅高。 | ||
| 搜索关键词： | 余数 商数 除法 可变位 除数 被除数 拼接 分解 除法单元 除法运算 位宽 移位 调用 运算 重复 | ||
【主权项】：
1.一种FPGA实现可变位宽除法的方法，包括：S1，将除数分解成n段，并调用基础位数除法单元，将分解的第一段除以被除数，得出第一段的第一商数和第一余数，其中n＝1，2，3......；S2，将所述第一余数与第二段除数组合，并且继续除以被除数，得出第二段的第二商数和第二余数；将此第二余数和第三段除数拼接，然后除以被除数，得出第三段的第三商数和第三余数；S3，重复上述过程，直至得到第n商数和第n余数，所述第n余数即为可变位宽除法所求的余数，第一商数至第n商数的n段商的拼接即为可变位宽除法所求的商数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中科亿海微电子科技（苏州）有限公司，未经中科亿海微电子科技（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910037788.6/，转载请声明来源钻瓜专利网。
