[发明专利]一种多层堆叠的3D-SIP芯片测试方法有效
| 申请号： | 201910024235.7 | 申请日： | 2019-01-10 |
| 公开（公告）号： | CN109596974B | 公开（公告）日： | 2022-03-29 |
| 发明（设计）人： | 张凯虹;徐德生;奚留华;武乾文 | 申请（专利权）人： | 无锡中微腾芯电子有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 无锡市大为专利商标事务所(普通合伙) 32104 | 代理人： | 殷红梅;陈丽丽 |
| 地址： | 214035 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及集成电路测试技术领域，具体公开了一种多层堆叠的3D‑SIP芯片测试方法，其中，所述3D‑SIP芯片测试方法包括：获取故障代码自定义表；加载测试程序至芯片测试装置；根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试；其中，所述芯片测试装置用于执行测试程序以及用于安装所述多层集成电路芯片。本发明提供的多层堆叠的3D‑SIP芯片测试方法实现了对多层集成电路芯片进行功能自动测试，且省去了管脚数量多、开发程序复杂的麻烦，还可以多次测试，灵活应用，实现了100%的功能测试。 | ||
| 搜索关键词： | 一种 多层 堆叠 sip 芯片 测试 方法 | ||
【主权项】：
1.一种多层堆叠的3D‑SIP芯片测试方法，其特征在于，所述3D‑SIP芯片测试方法包括：获取故障代码自定义表；加载测试程序至芯片测试装置；根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试；其中，所述芯片测试装置用于执行测试程序以及用于安装所述多层集成电路芯片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡中微腾芯电子有限公司，未经无锡中微腾芯电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910024235.7/，转载请声明来源钻瓜专利网。
- 上一篇：不同温度下芯片参数的测试方法
- 下一篇：电子烟电路板检测系统及方法
