[发明专利]成像设备、图像处理方法和程序有效
申请号: | 201880047371.1 | 申请日: | 2018-05-31 |
公开(公告)号: | CN110915196B | 公开(公告)日: | 2023-01-10 |
发明(设计)人: | 关健三郎 | 申请(专利权)人: | 索尼公司 |
主分类号: | H04N25/47 | 分类号: | H04N25/47;H04N25/40;H04N23/76;H04N25/44;H04N25/78;H04N23/60;G03B13/02 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 张荣海 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种设备和方法,该设备和方法即使在记录图像的曝光时间段期间也能够输出显示图像,并生成高质量的记录图像。在具有高像素数的记录图像的曝光时间段期间,成像元件输出作为间除成像元件的构成像素的结果而获得的具有低像素数的显示图像。记录图像校正单元在经过曝光时间段之后从帧存储器输入记录图像,并且使用在记录图像的曝光时间段期间输出的显示图像的像素值的相加值来校正记录图像中的构成像素当中的由从成像元件输出显示图像产生的缺陷像素的像素值,从而将缺陷像素的像素值校正为与在记录图像的曝光时间段进行曝光处理的情况下的像素值相同的像素值。 | ||
搜索关键词: | 成像 设备 图像 处理 方法 程序 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201880047371.1/,转载请声明来源钻瓜专利网。
- 上一篇:用于窗户、门、立面和覆层元件的型材
- 下一篇:经由硬/软令牌验证的区块链认证
- 同类专利
- 一种图像传感器及其图像输出方法、光电设备-202310812161.X
- 邓坚;查颖云 - 深圳锐视智芯科技有限公司
- 2023-07-04 - 2023-10-27 - H04N25/47
- 本申请提供了一种图像传感器及其图像输出方法、光电设备,图像传感器内像素的工作时间单元包括依时序分布的APS曝光时段和APS读出时段,在APS曝光时段通过控制电路控制传输电路间歇性导通,传输电路的每次导通均致使输入电路在当前间歇曝光时段产生的电荷被传输至浮置扩散节点;EVS电路在传输电路每次导通时均读取一次浮置扩散节点的电压并据此进行一次事件信号的输出。随着传输电路导通次数的增加,输入电路产生的电荷通过传输电路的多次导通在浮置扩散节点中不断累积,APS电路在传输电路最后一次导通时读取浮置扩散节点的电压并在APS读出时段根据浮置扩散节点的电压输出灰阶信号。基于此,本申请能实现单个像素同时输出APS图像和EVS图像。
- 一种图像传感器及其图像输出方法、光电设备-202310812163.9
- 邓坚;查颖云 - 深圳锐视智芯科技有限公司
- 2023-07-04 - 2023-10-27 - H04N25/47
- 本申请提供了一种图像传感器及其图像输出方法、光电设备。其中,图像传感器内像素的工作时间单元包括依时序分布的APS曝光时段和APS读出时段,在APS曝光时段内控制电路控制传输电路与开关电路依时序交错导通,传输电路的每次导通均致使第二电容接收一次第一电容的电荷并在传输电路的多次导通中不断积累,EVS电路在传输电路每次导通时均读取一次第二电容的电压并根据第二电容的电压进行一次相应事件信号的输出,开关电路的每次导通均致使第三电容共享一次第二电容的电荷,APS电路在开关电路最后一次导通时读取第二电容的电压,并在APS读出时段根据第二电容的电压输出相应的灰阶信号。基于此,本申请能够实现单个像素同时输出APS图像和EVS图像。
- 一种提高TDI探测器行频匹配精度的方法-202310757033.X
- 余达;司国良;刘春香;宁永慧;石俊霞;邵帅;陈欣然 - 中国科学院长春光学精密机械与物理研究所
- 2023-06-26 - 2023-09-05 - H04N25/47
- 一种提高TDI探测器行频匹配精度的方法,涉及TDI探测器应用技术领域,解决现有TDI探测器工作过程中,行周期匹配精度受限于像素时钟周期的分辨率的问题,本发明中,设定行周期长度为像素时钟周期的非整数倍,可进一步提高行周期长度的分辨率,从而进一步提高像移匹配的精度;计算各驱动控制信号时的跳变沿位置时,仅使用以像素时钟为单位的整数部分进行计算,减小计算过程中的资源占用率和复杂程度;对于行周期长度的计数器,才使用精确的行周期长度值进行控制,从而获得更高时间分辨率的行周期控制精度。
- 像素结构、图像传感器、电子设备-202320176971.6
- 张盛鑫;徐辰 - 思特威(上海)电子科技股份有限公司
- 2023-02-03 - 2023-06-02 - H04N25/47
- 本实用新型提供一种像素结构、图像传感器、电子设备,像素结构包括阵列排布的多个像素单元,像素单元包括:第一光电转换部;第一电荷传输部,耦接至第一光电转换部与第一浮动扩散区之间;第二光电转换部,灵敏度大于第一光电转换部的灵敏度;第二电荷传输部,耦接至第二光电转换部与第二浮动扩散区之间;增益调制部,耦接至第一浮动扩散区,配置为调节第一浮动扩散区的电容,以基于不同电容在不同操作中获取第一光电转换部对应的信号;信号输出电路,耦接至第二浮动扩散区和第一浮动扩散区,以输出对应的转换信号。本实用新型可实现动态范围的提高,可兼容识别高亮信息和弱光信息,并可通过布局设计及时序控制改善信噪比,提高图像质量。
- 用于数字像素传感器的系统、方法、设备和数据结构-202180008714.5
- 宇野正幸;池野理门;宫内健;盛一也;大和田英树 - 普里露尼库斯新加坡私人有限公司
- 2021-05-24 - 2023-05-02 - H04N25/47
- 一些实施例涉及一种成像系统,该成像系统包括有源像素、比较器、写入控制电路以及模数转换(analog‑to‑digital conversion,ADC)电路。有源像素可以包括光电二极管和多个晶体管。比较器可操作地耦合至所述有源像素并被配置为接收所述有源像素的输出。写入控制电路可操作地耦合到比较器且被配置为从比较器接收输出。ADC存储器可操作地耦合到写入控制电路。数据结构被存储在所述ADC存储器中,并被配置为存储至少第一数据串,其中,第一数据串包括用于识别所执行的每个ADC操作的一组标记位和一组ADC数据位。
- 图像传感器、读出方法及电子设备-202110915240.4
- 莫要武;汤黎明;杨靖;徐彦邦;肖琨 - 思特威(上海)电子科技股份有限公司
- 2021-08-10 - 2023-02-17 - H04N25/47
- 本申请公开了一种图像传感器、图像读出方法及电子设备,其中,图像传感器包括:像素阵列以及多个读出转换电路,所述读出转换电路包括:比较电路,与对应的列像素的输出端相连,用于将列像素的输出信号与斜坡信号进行比较输出脉冲信号,以得到第一输出信号及第二输出信号;选择模块用于在第一次采样计数时,选通比较电路的第一输出信号,在第二次采样计数时,选通比较电路的第二输出信号;计数器用于根据比较电路的第一输出信号和第二输出信号进行计数,得到第一次采样计数与第二次采样计数的量化值总量,以基于量化值总量得到实际信号量化结果。本申请能够提高图像传感器的图像读出速度,并且成本低。
- 成像设备、图像处理方法和程序-201880047371.1
- 关健三郎 - 索尼公司
- 2018-05-31 - 2023-01-10 - H04N25/47
- 本发明提供一种设备和方法,该设备和方法即使在记录图像的曝光时间段期间也能够输出显示图像,并生成高质量的记录图像。在具有高像素数的记录图像的曝光时间段期间,成像元件输出作为间除成像元件的构成像素的结果而获得的具有低像素数的显示图像。记录图像校正单元在经过曝光时间段之后从帧存储器输入记录图像,并且使用在记录图像的曝光时间段期间输出的显示图像的像素值的相加值来校正记录图像中的构成像素当中的由从成像元件输出显示图像产生的缺陷像素的像素值,从而将缺陷像素的像素值校正为与在记录图像的曝光时间段进行曝光处理的情况下的像素值相同的像素值。
- 专利分类
- 彩色图像和单色图像的图像处理
- 图像编码/图像解码方法以及图像编码/图像解码装置
- 图像处理装置、图像形成装置、图像读取装置、图像处理方法
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序以及图像解码程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序、以及图像解码程序
- 图像形成设备、图像形成系统和图像形成方法
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序