[发明专利]一种四通道噪声信号无损压缩装置

摘要

本发明公开了一种四通道噪声信号无损压缩装置，包括数据采集模块、FPGA逻辑控制模块、数据通信模块、DSP算法实现模块及Flash存储模块，数据采集模块采集四路噪声传感器输出的模拟信号，然后输入FPGA逻辑控制模块，FPGA逻辑控制模块控制全局的逻辑时序，并将模数转换后的数字量传入DSP算法实现模块；DSP算法实现模块运行压缩算法对接收到的数字量进行压缩，Flash存储模块存储压缩后的数据，并实时传输给下一级数据通信模块。DSP算法实现模块以轮询方式执行状态信号查询、量化数据读入、数据压缩、读写SDRAM和数据输出操作，DSP算法实现模块采用ARC算法。DSP+FPGA的双控制器硬件架构，最大程度的利用了FPGA和DSP各自的优越性，实时处理四路遥测噪声信号。

主权项

1.一种四通道噪声信号无损压缩装置，其特征在于：包括数据采集模块、FPGA逻辑控制模块、数据通信模块、DSP算法实现模块及Flash存储模块，所述数据采集模块采集四路噪声传感器输出的模拟信号，然后输入FPGA逻辑控制模块，FPGA逻辑控制模块控制全局的逻辑时序，并将模数转换后的数字量传入DSP算法实现模块；DSP算法实现模块运行压缩算法对接收到的数字量进行压缩，Flash存储模块存储压缩后的数据，并实时传输给下一级数据通信模块；所述FPGA逻辑控制模块包括AD采集模块、量化FIFO缓存模块、中转FIFO缓存模块、串口接收模块、PCM数据发送模块以及Flash存储控制模块，AD采集模块将系统采集到的四路噪声信号进行模数转换，并设置相应的采样率，之后将转换后的数据量放在量化FIFO缓存模块中，然后数据进入DSP算法实现模块，所述DSP算法实现模块将EMIFA的ACE2空间映射在量化FIFO缓存模块上，后又通过Mcbsp0串行传输给FPGA逻辑控制模块，串口接收模块模拟串口接收时序接收数据，放入中转FIFO缓存模块，Flash存储控制模块对Flash的读写进行控制，PCM数据发送模块控制芯片将数据发送给下一级设备；所述DSP算法实现模块采集四路噪声的数字量，并以轮询方式执行状态信号查询、量化数据读入、数据压缩、读写SDRAM和数据输出操作。