[发明专利]基于PC/104总线与FPGA产生SVPWM的装置及方法

摘要

本发明为基于PC/104总线与FPGA产生SVPWM的装置及方法，包括PC/104总线、数据采集模块、CPU模块、A/D转换模块，所述数据采集模块的输入端与外部三相线电压连接，数据采集模块的输出端与A/D转换模块的输入端连接，CPU模块与PC/104总线进行双向通信，该装置还包括电平转换模块和FPGA开发板；所述A/D转换模块为AD7606开发板，所述电平转换模块为电平转换芯片SN74LVC4245A，A/D转换模块8位数据线通过电平转换芯片SN74LVC4245A与PC/104总线的Data Bite0～Data Bite7共8位数据线相连接所述FPGA与PC/104总线进行并行通信。通过PC/104总线与控制核心和FPGA的连接进行数据的传输，增强了系统的时序处理能力以及并行计算能力，解决了PC/104总线与控制核心80X86和FPGA之间数据交换与状态控制问题生成SVPWM，可用于驱动三相全控整流器。

主权项

1.一种基于PC/104总线与FPGA产生SVPWM的装置，包括PC/104总线、数据采集模块、CPU模块、A/D转换模块，所述数据采集模块的输入端与外部三相线电压连接，数据采集模块的输出端与A/D转换模块的输入端连接，CPU模块与PC/104总线进行双向通信，其特征在于该装置还包括电平转换模块和FPGA开发板；所述A/D转换模块为AD7606开发板，所述电平转换模块为电平转换芯片SN74LVC4245A，A/D转换模块8位数据线通过电平转换芯片SN74LVC4245A与PC/104总线的Data Bite0～Data Bite7共8位数据线相连接所述FPGA与PC/104总线进行并行通信；PC/104总线与FPGA的连接的具体方式是：PC/104总线的Data Bite0～Data Bite7共8位数据线通过电平转换芯片SN74LVC4245A与FPGA的八个用于数据传输的I/O口分别进行连接；将PC/104总线的Address Bite0～Address Bite9共10位地址线通过电平转换芯片SN74SN74LVC4245A与FPGA的十个用于地址传输的I/O口分别进行连接；PC/104总线的地址允许信号AEN通过电平转换芯片SN74LVC4245A与FPGA的一个用于地址允许信号的I/O口进行连接；将PC/104总线的读信号IOR通过电平转换芯片SN74LVC4245A与FPGA的一个作为读信号的I/O口连接；将PC/104总线的写信号IOW通过电平转换芯片SN74LVC4245A与FPGA的一个用于写信号的I/O口连接；将PC/104总线的中断请求线IRQ9通过电平转换芯片SN74LVC4245A与FPGA的用于请求中断的I/O口连接；将PC/104总线的上电复位或者系统初始化逻辑信号RESET通过电平转换芯片SN74LVC4245A与FPGA的一个作为上电复位或者系统初始化的I/O口进行连接；AD转换模块与FPGA连接的具体方式是：AD转换模块的片选信号CS与FPGA一个用于选中AD模块的I/O口连接；AD转换模块的启动转换信号CONV与FPGA一个用于控制AD转换启动的I/O口连接；AD转换模块的转换状态信号BUSY与FPGA一个用于读取AD转换状态的I/O口连接；所述FPGA包括数据传输模块、状态查询模块、读写控制模块、SVPWM生成模块和中断源产生模块；所述数据传输模块的输入端分别与PC/104总线、状态查询模块和读写控制模块连接，计数模块的输入端分别与数据传输模块的输出端、内部时钟信号连接，计数模块输出SVPWM；中断源产生模块的输入端也与内部时钟信号连接，中断源产生模块输出中断请求信号。