[发明专利]输入/输出总线中的毛刺检测有效
| 申请号： | 201811253708.2 | 申请日： | 2018-10-26 |
| 公开（公告）号： | CN109709475B | 公开（公告）日： | 2023-09-19 |
| 发明（设计）人： | P·基梅尔曼 | 申请（专利权）人： | 恩智浦美国有限公司 |
| 主分类号： | G01R31/317 | 分类号： | G01R31/317 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 张小稳 |
| 地址： | 美国得*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及输入/输出总线中的毛刺检测。一种延迟电路，所述延迟电路包括接收数据输入的连接器垫、接收具有时钟边沿的时钟输入的垫管脚、接收所述数据输入的第一数据线、接收所述数据输入的第二数据线，所述第二数据线包括输出延迟的数据输出的延迟电路，和接受所述数据输入和延迟的数据输出并输出逻辑状态的至少一个逻辑门，其中所述逻辑状态确定在所述延迟的数据输出中是否存在毛刺，并且其中所述延迟电路包括记录在所述时钟边沿处所述至少一个逻辑门的输出以识别所述毛刺的至少一个延迟元件。 | ||
| 搜索关键词： | 输入 输出 总线 中的 毛刺 检测 | ||
【主权项】：
1.一种延迟电路，其特征在于，包括：被配置成接收数据输入的连接器垫；被配置成接收具有时钟边沿的时钟输入的垫管脚；接收所述数据输入的第一数据线；接收所述数据输入的第二数据线，所述第二数据线包括输出延迟的数据输出的延迟电路；和接受所述数据输入和延迟的数据输出并输出逻辑状态的至少一个逻辑门，其中所述逻辑状态确定所述延迟的数据输出中是否存在毛刺，其中所述延迟电路包括记录在所述时钟边沿处所述至少一个逻辑门的输出以识别所述毛刺的至少一个延迟元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司，未经恩智浦美国有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811253708.2/，转载请声明来源钻瓜专利网。
