[发明专利]一种基于FPGA的多路并行数据FIR滤波实现方法

摘要

本发明公开了一种基于FPGA的多路并行数据FIR滤波实现方法。该方法有如下步骤：1、将多路并行数据进行移位存储；2、将移位存储数据进行延迟打拍；3、将延迟打拍数据与FIR相应系数进行并行乘加运算；运算结果即为滤波后数据。该方法在FPGA内部实现了并行FIR阵列，以同时处理多路并行的数据。当采样信号带宽很大，采样率很高，FPGA必须在一个时钟周期接收多个采样点时，要对接收的数据实时进行FIR滤波处理，采用本发明提供的方法可很好的实现功能与性能要求。在大宽带数字信号处理、高速数字通信领域有广泛的应用价值。

主权项

1. 一种基于FPGA的多路并行数据FIR滤波实现方法，其特征在于，有如下步骤：一、将多路并行数据进行移位存储将同时收到的多路数据D0，D1，...，Dn看作一个整体，并按D0存在din_buffer[n]中，D1存在din_buffer[n‑1]中，...，Dn存在din_buffer[0]中的顺序进行缓存；同时，将din_buffer以并行数据数进行间隔移位，即din_buffer[0]移位到din_buffer[n+1]，din_buffer[1]移位到din_buffer[n+2]，...，din_buffer[n]移位到din_buffer[2n+1]；二、将移位存储数据进行延迟打拍将步骤一中的din_buffer作为一个整体进行延迟打拍，从而得到延迟打拍后的din_buffer_d0，din_buffer_d1，...，din_buffer_dm‑1，m表示将din_buffer延迟打m拍；三、将延迟打拍数据与FIR相应系数进行并行乘加运算从步骤二的各din_buffer_d中取出与滤波器系数对应的数据做乘加运算，即用FIR阵列对并行数据进行滤波处理；FIR滤波数学计算公式为：y(n)=h(0)x(n)+h(1)x(n‑1)+……+h(m)x(n‑m)，其中x(n)为数据采样点，h(m)为滤波器系数，y(n)为计算得到的滤波后数据。