[发明专利]集成电路芯片失效点定位方法在审
| 申请号： | 201811154287.8 | 申请日： | 2018-09-30 |
| 公开（公告）号： | CN109342920A | 公开（公告）日： | 2019-02-15 |
| 发明（设计）人： | 刘海岸 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 焦天雷 |
| 地址： | 201315 上海市浦东新区中国（上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种集成电路芯片失效点定位方法，包括以下步骤：解除被测试集成电路芯片接地；解除被测试集成电路芯片各结构之间连接；对被测试集成电路芯片短路监控线路进行接地操作；通过二次电子电压衬度(VC)精确定位失效点。本发明提供的集成电路芯片失效点定位方法改变了常规定位方法的从互联线层到器件层的失效分析的常规流程，通过从器件层到互联线层的方法来实现准确定位。使用本发明的集成电路芯片失效点定位方法可实现集成电路芯片本身接地短路失效模式的失效分析，进而查找到这一类型失效模式的失效原因，辅助推动在线工艺的改善，进而提升产品良率。 | ||
| 搜索关键词： | 集成电路芯片 失效点 测试集成电路 失效分析 失效模式 接地 芯片 互联线 器件层 产品良率 常规流程 二次电子 监控线路 接地短路 失效原因 在线工艺 准确定位 短路 衬度 | ||
【主权项】：
1.一种集成电路芯片失效点定位方法，其特征在于，包括以下步骤：1)解除被测试集成电路芯片接地状态；2)解除被测试集成电路芯片各结构之间的连续状态；3)对被测试集成电路芯片短路监控线路进行接地操作；4)通过二次电子电压衬度(VC)精确定位失效点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811154287.8/，转载请声明来源钻瓜专利网。
