[发明专利]对存储器地址请求进行分类以用于并行存储器访问在审
| 申请号： | 201811108578.3 | 申请日： | 2018-09-21 |
| 公开（公告）号： | CN109597768A | 公开（公告）日： | 2019-04-09 |
| 发明（设计）人： | 卢卡·尤利亚诺;西蒙·尼尔德;托马斯·罗斯 | 申请（专利权）人： | 畅想科技有限公司 |
| 主分类号： | G06F12/02 | 分类号： | G06F12/02;G06F12/06 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 林强 |
| 地址： | 英国赫*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及对存储器地址请求进行分类以用于并行存储器访问。一种装置，其被配置为从包含至少一个非唯一存储器地址的N个输入存储器地址的较大集合中识别M个输出存储器地址的集合，该装置包括：比较器块，其被配置为对来自N个输入存储器地址的集合的存储器地址进行比较以生成二进制分类数据集，该二进制分类数据集从输入地址的集合中识别地址的子集；多个组合逻辑单元，每个组合逻辑单元被配置为：接收二进制分类数据集的预先选择的位，并且将其接收的预先选择的位分类为中间二进制串，在该中间二进制串中将位排序为第一组和第二组；以及输出生成逻辑，其被配置为在属于不同的中间二进制串的位之间进行选择，以生成二进制输出。 | ||
| 搜索关键词： | 二进制 分类数据集 二进制串 存储器地址请求 组合逻辑单元 并行存储器 存储器地址 输入存储器 集合 预先选择 配置 分类 二进制输出 输出存储器 比较器块 输出生成 输入地址 大集合 非唯一 子集 排序 访问 | ||
【主权项】：
1.一种装置，其被配置为从包含至少一个非唯一存储器地址的N个输入存储器地址的较大集合中识别M个输出存储器地址的集合，所述装置包括：比较器块，其被配置为对来自N个输入存储器地址的集合的存储器地址进行比较以生成二进制分类数据集，该二进制分类数据集从所述输入地址的集合中识别地址的子集，其中由所述二进制分类数据集识别的子集中的每个地址在该子集中是唯一的；多个组合逻辑单元，每个组合逻辑单元被配置为：接收所述二进制分类数据集的预先选择的位，并且将其接收的预先选择的位分类为中间二进制串，在所述中间二进制串中将所述位排序为第一组和第二组，所述第一组标识属于所识别的子集的地址，所述第二组标识不属于所识别的子集的地址；以及输出生成逻辑，其被配置为在属于不同的中间二进制串的位之间进行选择，以生成对包含所识别的子集中的至少一个地址的输出存储器地址的集合进行标识的二进制输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于畅想科技有限公司，未经畅想科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811108578.3/，转载请声明来源钻瓜专利网。
