[发明专利]一种系统存储控制模块有效
| 申请号： | 201811043044.7 | 申请日： | 2018-09-07 |
| 公开（公告）号： | CN109376101B | 公开（公告）日： | 2020-10-30 |
| 发明（设计）人： | 黄曦;刘桂东;董维科;刘龙;叶云龙;李历仲;朱阳舟;刘晨阳 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G06F13/12 | 分类号： | G06F13/12;G06F13/16 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 张捷 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种系统存储控制模块，包括存储控制模块和MIG核，其中，所述存储控制模块包括时钟和复位模块、读写控制模块和地址生成模块，所述MIG核包括接口模块、核心模块、时钟模块；所述时钟和复位模块通过所述接口模块与所述时钟模块连接；所述读写控制模块与所述地址生成模块连接以获取所述地址生成模块提供的地址信息，且所述读写控制模块通过所述接口模块与所述核心模块连接；所述核心模块与所述时钟模块连接，并通过所述接口模块控制存储器执行数据读取或者写入操作。本发明的存储控制模块，直接接收外部输入信号即可完成对存储器的读写控制，使得对存储器的控制更加简便。解决了现有技术直接通过调用MIG核导致控制操作复杂的技术问题。 | ||
| 搜索关键词： | 一种 系统 存储 控制 模块 | ||
【主权项】：
1.一种系统存储控制模块，其特征在于，包括存储控制模块和MIG核，其中，所述存储控制模块包括时钟和复位模块、读写控制模块和地址生成模块，所述MIG核包括接口模块、核心模块、时钟模块；所述时钟和复位模块通过所述接口模块与所述时钟模块连接，用于向所述时钟模块发送时钟信号和复位信号；所述读写控制模块与所述地址生成模块连接以获取所述地址生成模块提供的地址信息，且所述读写控制模块通过所述接口模块与所述核心模块连接，用于根据外部输入信号生成控制存储器的控制指令，并将所述控制指令、外部输入数据和所述地址信息发送给所述核心模块；所述核心模块与所述时钟模块连接，用于根据所述时钟模块发送的时钟信号对所述控制指令、所述数据和所述地址信息进行时序转换，并通过所述接口模块控制存储器执行数据读取或者写入操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811043044.7/，转载请声明来源钻瓜专利网。
