[发明专利]基于FPGA实现的上位机与InterBus模块的通讯结构及通讯方法在审
| 申请号： | 201811035984.1 | 申请日： | 2018-09-06 |
| 公开（公告）号： | CN108829622A | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 张华东;吕猛;其他发明人请求不公开姓名 | 申请（专利权）人： | 易思维（杭州）科技有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G06F13/40;G06F13/42 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 310051 浙江省杭州*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种FPGA实现的上位机与InterBus模块的通讯结构及通讯方法，包括PCIE接口、FPGA主板以及InterBus模块，PCIE接口连接FPGA主板和上位机的PCIE插槽；InterBus模块与外接设备实现通讯，通过DPRAM并行接口模块连接FPGA主板；FPGA主板对上位机发出的数据包进行解包，再经DPRAM并行接口模块传输至InterBus模块，反之，InterBus模块将数据包经DPRAM并行接口模块传输至FPGA主板，FPGA主板按照需要进行封包，并将封包后的数据经PCIE接口传输至上位机；本方案可以大大的缩短了传输时间和抖动时间。 | ||
| 搜索关键词： | 上位机 并行接口模块 传输 通讯结构 数据包 封包 通讯 外接设备 抖动 解包 位机 | ||
【主权项】：
1.一种基于FPGA实现的上位机与InterBus模块的通讯结构，其特征在于：包括PCIE接口、FPGA主板以及InterBus模块，所述PCIE接口连接FPGA主板和上位机的PCIE插槽；所述InterBus模块与带有InterBus插口的外接设备实现通讯，其包括DPRAM并行接口模块，所述DPRAM并行接口模块连接所述FPGA主板；所述上位机将包含指令的数据包经PCIE接口传送至FPGA主板，所述FPGA主板对接收到的所述上位机发出的数据包进行解包，再经DPRAM并行接口模块传输至InterBus模块，所述InterBus模块将接收到的数据包按照需要封包后传输至外接设备；或者，所述外接设备将包含指令的数据包传输至InterBus模块，所述InterBus模块将接收到的数据包进行解包，经DPRAM并行接口模块传输至FPGA主板，所述FPGA主板对接收到的所述DPRAM并行接口模块传输的数据包进行解析，然后按照所需的格式进行封包，并能将封包后的数据经PCIE接口传输至上位机。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于易思维（杭州）科技有限公司，未经易思维（杭州）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811035984.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种USB扩展功能设备
- 下一篇：一种通用串行总线端口适配方法及装置
