[发明专利]基于RISC-V指令集的二级流水线架构在审
| 申请号： | 201810933214.2 | 申请日： | 2018-08-16 |
| 公开（公告）号： | CN109144573A | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 胡振波 | 申请（专利权）人： | 胡振波 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 苏州中合知识产权代理事务所(普通合伙) 32266 | 代理人： | 赵晓芳 |
| 地址： | 201100 上海市闵行*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于RISC‑V指令集的二级流水线架构，包括：取指令单元、执行单元、数据读写单元、长流水线数据处理单元、扩展加速接口协处理器、回写整数通用寄存器和总线接口单元，取指令单元取出指令后通过IR寄存器将指令发送至执行单元，时通过PC寄存器将指令的PC值发送至执行单元，执行单元根据接收的指令和指令PC值对指令进行译码和派遣，执行单元通过译码出的操作数寄存器索引读取回写整数通用寄存器，执行单元将指令派遣给各运输模块进行运算，执行单元将指令运算的结果写回至回写整数通用寄存器，总线接口单元用于辅助指令传输，通过在处理器内核中采用两级流水线架构，以达到降低处理器内核架构成本、提高处理器性能的目的。 | ||
| 搜索关键词： | 指令 通用寄存器 架构 回写 总线接口单元 处理器内核 二级流水线 取指令单元 指令集 译码 操作数寄存器 数据处理单元 数据读写单元 读取 处理器性能 两级流水线 长流水线 辅助指令 协处理器 运输模块 指令发送 指令运算 寄存器 索引 写回 运算 取出 发送 传输 | ||
【主权项】：
1.一种基于RISC‑V指令集的二级流水线架构，其特征在于，所述架构包括：取指令单元、执行单元、数据读写单元、长流水线数据处理单元、扩展加速接口协处理器、整数通用寄存器和总线接口单元；所述取指令单元与执行单元之间设置有IR寄存器和PC寄存器，所述取指令单元取出指令后通过IR寄存器将指令发送至执行单元，所述取指令单元在发送指令的同时通过PC寄存器将指令的PC值发送至执行单元，所述执行单元根据接收的指令和指令PC值对指令进行译码和派遣，所述执行单元通过译码出的操作数寄存器索引读取整数通用寄存器，所述执行单元将指令派遣给数据读写单元、长流水线数据处理单元和扩展加速接口协处理器进行运算，所述执行单元将指令运算的结果写回至整数通用寄存器，所述总线接口单元用于辅助指令传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于胡振波，未经胡振波许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810933214.2/，转载请声明来源钻瓜专利网。
