[发明专利]一种多FPGA的多通道采集系统的波形量化同步方法

摘要

本发明公开了一种多FPGA的多通道采集系统的波形量化同步方法，通过DSP先生成第一片ADC的复位信号，并对其硬件复位，然后DSP依次产生下一片ADC的异步复位信号，再通过D触发器将每一片ADC的异步复位信号同步到上一片ADC的数据同步时钟域下，产生出该时钟域下的同步复位信号，然后调节FPGA中的输入/输出延迟单元，使得异步复位信号不要处在上一片ADC数据同步时钟域下的亚稳态区间，再通过同步复位信号对ADC进行复位，最后校正各个ADC间的固定相位差，完成波形量化同步。

主权项

1.一种多FPGA的多通道采集系统的波形量化同步方法，其特征在于，包括以下步骤：(1)、DSP生成第一片ADC1的复位信号SYNC1_DSP，并将SYNC1_DSP作为硬件复位信号发送给第一片ADC1对其进行复位，使第一片ADC1产生数据同步时钟信号DCLK1，同时通过互联线连接到FPGA2的IO口；(2)、待第一片ADC1复位完成后，DSP产生第2片ADC2的异步复位信号SYNC2_DSP发送到FPGA2，再利用FPGA2中D触发器将DSP发送的异步复位信号SYNC2_DSP同步到DCLK1时钟域下，产产生DCLK1时钟域下ADC2的同步复位信号SYNC2；(3)、判断异步复位信号SYNC2_DSP是否处于DCLK1时钟域下的亚稳态区间，如果处于，则进入步骤(5)，否则进入步骤(5)；(4)、调节延迟模块的延迟值增大FPGA2中输入/输出延迟单元的延迟值，从而改变FPGA2输入端口的延迟，使DSP发送的异步复位信号SYNC2_DSP不要落入ADC1的数据同步时钟DCLK1的亚稳态区间内，再返回步骤(3)；(5)、ADC复位将FPGA2中D触发器产生的同步复位信号SYNC2作为ADC2的硬件复位信号，通过FPGA2的IO口发送到ADC2的复位端口并进行复位，待复位完成后，产生ADC2的数据同步时钟DCLK2，并接入至FPGA3的IO口，再返回步骤(2)；然后依次类推，对ADC3进行复位操作，直至所有ADCi均完成复位，i＝1,2,…,M，M为ADC个数；(6)、软件校正固定相位差将信号源信号经过功分器，用两根完全等长的同轴线接入采集系统的两片ADC中，以第一片ADC为基准，调节软件中数据接收缓存区的丢点数，使两片ADC输出波形完全重合，即完成两片ADC间固定相位差的校正，依次校准各个ADC，逐一消除ADC之间固定的相位差，完成整个系统的波形量化同步。