[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810756356.6 | 申请日： | 2018-07-11 |
| 公开（公告）号： | CN109671711B | 公开（公告）日： | 2023-07-28 |
| 发明（设计）人： | 崔康植 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B43/10 | 分类号： | H10B43/10;H10B43/35;H10B43/27 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 刘久亮 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体器件及其制造方法。一种半导体器件以及制造半导体器件的方法涉及具有沟道图案的半导体器件，其中，沟道图案包括管沟道以及在第一方向上从管沟道突出的垂直沟道。该半导体器件还具有设置在管沟道上方的层间绝缘层以及设置在管沟道上方的栅极，其中，栅极在第一方向上与层间绝缘层交替地层叠，其中，层叠的层间绝缘层和栅极包围垂直沟道，并且其中，栅极包括第一导电图案和第二导电图案。该半导体器件还具有设置在第一导电图案上方和第二导电图案下方的蚀刻停止图案。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，该半导体器件包括：包括管沟道和垂直沟道的沟道图案，各个垂直沟道在第一方向上从所述管沟道突出；在所述管沟道上方交替地层叠以包围所述垂直沟道的层间绝缘层和栅极，其中，所述栅极包括第一导电图案以及设置在所述第一导电图案上方的第二导电图案；以及设置在所述第一导电图案上方和所述第二导电图案下方的蚀刻停止图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810756356.6/，转载请声明来源钻瓜专利网。
- 上一篇：具有改进的可编程性的OTP单元
- 下一篇：半导体器件及其制造方法
