[发明专利]WIFI射频芯片参考时钟电路、时钟合成电路、应用处理器在审
| 申请号： | 201810729806.2 | 申请日： | 2018-07-05 |
| 公开（公告）号： | CN109150176A | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 柳春青;郑发耀;魏建兴;廖智雄 | 申请（专利权）人： | 福州瑞芯微电子股份有限公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 福州市景弘专利代理事务所(普通合伙) 35219 | 代理人： | 林祥翔;徐剑兵 |
| 地址： | 350003 福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种时钟合成电路、应用处理器、WIFI射频芯片参考时钟电路，所述时钟合成电路用于与外部参考时钟单元连接，所述时钟合成电路包括第一分频器、PLL锁相环单元、时钟选择器。所述外部参考时钟单元用于提供时钟输入信号。所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择一路时钟信号进行输出；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。这样，其他功能模块的参考时钟由应用处理器中的时钟合成电路生成，从而有效减少了晶振数量，达到缩小PCB面积、节约成本的目的。 | ||
| 搜索关键词： | 时钟信号 时钟合成电路 时钟选择器 参考时钟单元 时钟输入信号 应用处理器 参考时钟电路 锁相环 外部 参考时钟 有效减少 直接传输 分频器 晶振 传输 输出 节约 | ||
【主权项】：
1.一种时钟合成电路，用于与外部参考时钟单元连接，其特征在于，所述时钟合成电路包括第一分频器、PLL锁相环单元、时钟选择器；所述PLL锁相环单元包括鉴相器、环路滤波器、压控振荡器、第二分频器；所述第一分频器、第二分频器分别与鉴相器连接，所述鉴相器与环路滤波器连接，所述环路滤波器与压控振荡器连接，所述压控振荡器还分别与第二分频器、时钟选择器连接；所述外部参考时钟单元用于提供时钟输入信号，所述外部参考时钟单元分别与与时钟选择器和第一分频器连接；所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择一路时钟信号进行输出；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州瑞芯微电子股份有限公司，未经福州瑞芯微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810729806.2/，转载请声明来源钻瓜专利网。
