[发明专利]集成肖特基二极管的U型源槽VDMOSFET器件有效

专利信息
申请号: 201810723449.9 申请日: 2018-07-04
公开(公告)号: CN109216461B 公开(公告)日: 2020-08-21
发明(设计)人: 汤晓燕;陈辉;张玉明;宋庆文;张艺蒙 申请(专利权)人: 西安电子科技大学
主分类号: H01L29/78 分类号: H01L29/78
代理公司: 西安嘉思特知识产权代理事务所(普通合伙) 61230 代理人: 孙涛涛
地址: 710071*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及集成电路领域,公开了一种集成肖特基二极管的U型源槽VDMOSFET器件,包括:衬底(10),漏极(11),N‑漂移区(8);P+源槽保护区(9),位于所述N‑漂移区(8);源极(6),位于所述P+源槽保护区(9)上方;P+欧姆接触区(5),位于所述N‑漂移区(8);P型基区(7),位于所述N‑漂移区(8);N+源区(3),位于所述P型基区(7)上方;栅源隔离层(4),位于所述N+源区(3)上方;栅介质(2),栅极(1);所述源极(6)与所述N‑漂移区(8)的界面为肖特基接触。所述器件使得电路结构更加简单,提高了器件的可靠性并降低了器件设计的复杂性和成本。
搜索关键词: 集成 肖特基 二极管 型源槽 vdmosfet 器件
【主权项】:
1.一种集成肖特基二极管的U型源槽VDMOSFET器件,其特征在于,包括:衬底(10);以及漏极(11),位于所述衬底(10)下方;N‑漂移区(8),位于所述衬底(10)上方;P+源槽保护区(9),位于所述N‑漂移区(8)内部;源极(6),位于所述P+源槽保护区(9)上方;P+欧姆接触区(5),位于所述源极(6)两侧的所述N‑漂移区(8);P型基区(7),位于所述N‑漂移区(8)内部;N+源区(3),位于所述P型基区(7)上方;栅源隔离层(4),位于所述N+源区(3)上方;栅介质(2),位于所述N‑漂移区(8)上方;栅极(1),位于所述栅介质(2)上方;所述源极(6)与所述N‑漂移区(8)的界面为肖特基接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810723449.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top