[发明专利]一种用于低压差线性稳压器的瞬态响应改善电路

摘要

本发明公开了一种用于低压差线性稳压器的瞬态响应改善电路，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4，第五PMOS管Mp；第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5；第一电阻R1、第二电阻R2、第三电阻RL；第一电容CL；第一电压Vn1、第二电压Vn2、第三电压Vpu、第四电压Vpd；第一电流I1、第二电流I2、第三电流I3、第四电流I4；第一输入电压Vin；第一输出电压Vout；第一地GND。本发明改善了LDO的瞬态响应，根据电路状态，自动减小过冲和下冲。本发明晶体管工作在截止区稳定状态，可以有效降低静态电流、提高电源效率。本发明采用普通电子器件，电路简单，成本低。

主权项

1.一种用于低压差线性稳压器的瞬态响应改善电路，包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4，第五PMOS管Mp；第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5；第一电阻R1、第二电阻R2、第三电阻RL；第一电容CL；其特征在于：所述第一PMOS管P1的栅极与第二PMOS管P2的栅极相连；第一PMOS管P1的漏极分别与第二PMOS管P2的漏极、第三PMOS管P3的漏极、第四PMOS管P4的漏极、第五PMOS管Mp的漏极相连后接入第一输入电压Vin；第一PMOS管P1的源极分别与第三PMOS管P3的栅极、第四PMOS管P4的栅极、第一NMOS管N1的漏极、第四NMOS管N4的栅极相连；第二PMOS管P2的源极分别与第二NMOS管N2的漏极和第三NMOS管N3的栅极相连；第三PMOS管P3的栅极分别经第一PMOS管P1的源极与第一NMOS管N1的漏极相连、经第四PMOS管P4的栅极与第四NMOS管N4的栅极相连；第三PMOS管P3的源极分别与第三NMOS管N3的漏极、第五PMOS管Mp的栅极相连；第四PMOS管P4的源极分别与第四NMOS管N4的漏极和第五NMOS管N5的栅极相连；第五PMOS管Mp的栅极分别与第三NMOS管N3的漏极、第三PMOS管P3的源极相连；第五PMOS管Mp的源极分别与第五NMOS管N5的漏极、第一电阻R1的一端、第一电容CL的一端和第三电阻RL的一端相连，第一电阻R1另一端与第二电阻R2相串联；所述第一NMOS管N1的栅极分别与第二NMOS管N2的栅极相连；第一NMOS管N1的源极分别与第二NMOS管N2的源极、第三NMOS管N3的源极、第四NMOS管N4的源极、第五NMOS管N5的源极、第二电阻R2的另一端、第一电容CL的另一端、第三电阻RL的另一端相连后接入第一地GND；第二NMOS管N2的漏极分别与第二PMOS管P2的源极和第三NMOS管N3的栅极相连；第三NMOS管N3的漏极分别与第三PMOS管P3的源极、第五PMOS管Mp的栅极相连；第四NMOS管N4的栅极分别与第一PMOS管P1的源极、第三PMOS管P3的栅极、第一NMOS管N1的漏极和第四PMOS管P4的栅极相连；第四NMOS管N4的漏极分别与第四PMOS管P4的源极和第五NMOS管N5的栅极相连；第五NMOS管N5的栅极分别第四NMOS管N4的漏极与第四PMOS管P4的源极相连；第五NMOS管N5的漏极分别与第五PMOS管Mp的源极、第一电阻R1的一端、第一电容CL的一端和第三电阻RL的一端相连。