[发明专利]基于数字阵列天线的电磁兼容性设计方法在审
| 申请号： | 201810707309.2 | 申请日： | 2018-07-02 |
| 公开（公告）号： | CN108834303A | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 阳安源 | 申请（专利权）人： | 四川莱源科技有限公司 |
| 主分类号： | H05K1/02 | 分类号： | H05K1/02 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610000 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了基于数字阵列天线的电磁兼容性设计方法，印制板设计减小所有的高速信号及时钟信号线构成的环路面积，连接线以短距离连接，并使信号线紧邻地回路；印制板层数选择考虑关键信号的屏蔽和隔离要求，先确定所需信号层数，增加地平面和电源层；元件面下面为地平面，关键电源平面与其对应的地平面相邻，相邻层的关键信号不跨区，所有的信号层与地平面相邻，避免两信号层相邻。实施时，数字器件选择集成度高并有EMC特性的集成电路；模拟器件走线远离骚扰源，布线采用铁氧体材料，使用铁氧体材料磁性稳定，消除干扰途径，提高电路的抗干扰能力。 | ||
| 搜索关键词： | 地平面 信号层 电磁兼容性设计 铁氧体材料 关键信号 数字阵列 信号线 印制板 天线 连接线 短距离连接 抗干扰能力 电源平面 高速信号 模拟器件 数字器件 消除干扰 集成度 地回路 电源层 骚扰源 相邻层 元件面 屏蔽 布线 减小 走线 集成电路 电路 隔离 | ||
【主权项】：
1.基于数字阵列天线的电磁兼容性设计方法，其特征在于，印制板设计减小所有的高速信号及时钟信号线构成的环路面积，连接线以短距离连接，并使信号线紧邻地回路；印制板层数选择考虑关键信号的屏蔽和隔离要求，先确定所需信号层数，增加地平面和电源层；印制板分层原理与布置印刷电路、布置排线的原理一样，元件面下面为地平面，关键电源平面与对应的地平面相邻，相邻层的关键信号不跨区，所有的信号层与地平面相邻，避免两信号层相邻；电源层、地层不能作为一个连续的平面时，采用多网孔连接形成地格蜂窝网，减小电流环路面积，减小公共阻抗R，加大信号与地层分布电容；走线远离骚扰源，布线采用铁氧体材料。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川莱源科技有限公司，未经四川莱源科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810707309.2/，转载请声明来源钻瓜专利网。
