[发明专利]基于FPGA的分类算法的加速平台设计方法在审
| 申请号： | 201810698823.4 | 申请日： | 2018-06-29 |
| 公开（公告）号： | CN108932135A | 公开（公告）日： | 2018-12-04 |
| 发明（设计）人： | 李曦;王超;程玉明;周学海 | 申请（专利权）人： | 中国科学技术大学苏州研究院 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/38 |
| 代理公司： | 苏州创元专利商标事务所有限公司 32103 | 代理人： | 范晴 |
| 地址： | 215123 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的分类算法的加速平台设计方法，加速平台包括：使用profiling技术分析类中心向量算法、K‑近邻算法以及朴素贝叶斯算法并得到热点代码；分析三种分类算法的热点代码并适当修改以提取其中的共同逻辑；分析FPGA平台的资源和特性，采用流水线和并行手段来优化加速器运算单元，设计出硬件加速器整体框架并生成IP核；设计扩展语义的指令集并实现指令集对应的各个功能逻辑部件，通过指令的取指、译码、执行的操作完成关键代码的功能；移植操作系统到开发板，编写各个硬件设备的驱动，在操作系统下完成软硬件的协同工作。本发明支持多种分类算法，提高了系统的扩展性和灵活性，编程者可以利用已有的FPGA资源轻松获得良好的性能。 | ||
| 搜索关键词： | 分类算法 平台设计 指令集 算法 操作系统 功能逻辑部件 硬件加速器 扩展性 语义 操作完成 关键代码 技术分析 近邻算法 硬件设备 运算单元 整体框架 中心向量 贝叶斯 加速器 开发板 软硬件 取指 译码 流水线 编程 并行 分析 协同 指令 移植 驱动 优化 | ||
【主权项】：
1.基于FPGA的分类算法的加速平台设计方法，其特征在于，所述加速平台包括通用处理器，存储模块以及FPGA，其中通用处理器负责传输数据和控制加速器，存储模块负责暂存数据以供通用处理器和加速器处理，FPGA负责热点代码计算：设计方法包括以下步骤：S01:使用profiling技术分析类中心向量算法、K‑近邻算法以及朴素贝叶斯算法并得到热点代码；S02:分析三种分类算法的热点代码并适当修改以提取其中的共同逻辑；S03:分析FPGA平台的资源和特性，采用流水线和并行手段来优化加速器运算单元，设计出硬件加速器整体框架并生成IP核；S04:设计扩展语义的指令集并实现指令集对应的各个功能逻辑部件，通过指令的取指、译码、执行的操作完成关键代码的功能；S05:移植操作系统到开发板，编写各个硬件设备的驱动，在操作系统下完成软硬件的协同工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学技术大学苏州研究院，未经中国科学技术大学苏州研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810698823.4/，转载请声明来源钻瓜专利网。
- 上一篇：服务器BIOS远程更新方法
- 下一篇：处理器设备
