[发明专利]用于具有安全、功率降低和性能特征的可配置空间加速器的处理器、方法和系统在审
| 申请号： | 201810696290.6 | 申请日： | 2018-06-29 |
| 公开（公告）号： | CN109213723A | 公开（公告）日： | 2019-01-15 |
| 发明（设计）人： | M.C.阿德勒;K.弗莱明;K.D.格洛索普;S.C.小斯蒂利 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F15/173 | 分类号： | G06F15/173 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 吕传奇;郑冀之 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了与可配置空间加速器有关的系统、方法和设备。在一个实施例中，一种处理器包括：多个处理元件；以及所述多个处理元件之间的互连网络，其用于接收各自包括多个节点的两个数据流图的输入，其中，第一数据流图和第二数据流图将被叠加到分别为所述互连网络的第一部分和第二部分以及分别为所述多个处理元件的第一子集和第二子集中，其中每个节点被表示为所述多个处理元件中的数据流操作符，并且所述多个处理元件的所述第一子集和所述第二子集将在传入第一操作数集和传入第二操作数集分别到达所述多个处理元件时分别执行第一操作和第二操作。 | ||
| 搜索关键词： | 处理元件 数据流图 子集 互连网络 操作数 可配置 加速器 处理器 方法和设备 功率降低 系统描述 性能特征 数据流 操作符 叠加 安全 | ||
【主权项】：
1.一种用于数据流图处理的处理器，其包括：多个处理元件；以及所述多个处理元件之间的互连网络，其用于接收包括第一多个节点的第一数据流图的第一输入，其中，所述第一数据流图将被叠加到所述互连网络的第一部分和所述多个处理元件的第一子集中，其中所述第一多个节点中的每一个被表示为所述多个处理元件的所述第一子集中的数据流操作符，并且所述多个处理元件的所述第一子集将在第一传入操作数集到达所述多个处理元件的所述第一子集时执行第一操作；所述互连网络也将接收包括第二多个节点的第二数据流图的第二输入，其中，所述第二数据流图将被叠加到所述互连网络的第二部分和所述多个处理元件的第二子集中，其中所述第二多个节点中的每一个被表示为所述多个处理元件的所述第二子集中的数据流操作符，并且所述多个处理元件的所述第二子集将在第二传入操作数集到达所述多个处理元件的所述第二子集时执行第二操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810696290.6/，转载请声明来源钻瓜专利网。
