[发明专利]用于具有安全、功率降低和性能特征的可配置空间加速器的处理器、方法和系统在审
申请号: | 201810696290.6 | 申请日: | 2018-06-29 |
公开(公告)号: | CN109213723A | 公开(公告)日: | 2019-01-15 |
发明(设计)人: | M.C.阿德勒;K.弗莱明;K.D.格洛索普;S.C.小斯蒂利 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F15/173 | 分类号: | G06F15/173 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 吕传奇;郑冀之 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理元件 数据流图 子集 互连网络 操作数 可配置 加速器 处理器 方法和设备 功率降低 系统描述 性能特征 数据流 操作符 叠加 安全 | ||
1.一种用于数据流图处理的处理器,其包括:
多个处理元件;以及
所述多个处理元件之间的互连网络,其用于接收包括第一多个节点的第一数据流图的第一输入,其中,所述第一数据流图将被叠加到所述互连网络的第一部分和所述多个处理元件的第一子集中,其中所述第一多个节点中的每一个被表示为所述多个处理元件的所述第一子集中的数据流操作符,并且所述多个处理元件的所述第一子集将在第一传入操作数集到达所述多个处理元件的所述第一子集时执行第一操作;
所述互连网络也将接收包括第二多个节点的第二数据流图的第二输入,其中,所述第二数据流图将被叠加到所述互连网络的第二部分和所述多个处理元件的第二子集中,其中所述第二多个节点中的每一个被表示为所述多个处理元件的所述第二子集中的数据流操作符,并且所述多个处理元件的所述第二子集将在第二传入操作数集到达所述多个处理元件的所述第二子集时执行第二操作。
2.根据权利要求1所述的处理器,其中,所述多个处理元件的所述第一子集被指派给第一程序并且所述多个处理元件的所述第二子集被指派给第二程序。
3.根据权利要求2所述的处理器,其中,所述互连网络将被分割成所述第一部分和所述第二部分以保护所述第一程序和所述第二程序不受彼此影响。
4.根据权利要求3所述的处理器,其中,所述第一程序是用户级程序。
5.根据权利要求4所述的处理器,其中,所述第二程序是系统级程序。
6.根据权利要求4所述的处理器,其中,所述第二程序是用户级程序。
7.根据权利要求3所述的处理器,其中,所述第一程序和所述第二程序将通过要用可配置特许状态元素实现的边界保护而不受彼此影响。
8.根据权利要求7所述的处理器,其中,所述可配置特许状态元素将被配置成防止跨越所述边界的通信。
9.一种用于数据流图处理的方法,其包括:
将处理器的多个处理元件和所述多个处理元件之间的互连网络分割成第一部分和第二部分;
接收包括第一多个节点的第一数据流图的第一输入;
将所述第一数据流图叠加到所述第一部分中,其中所述第一多个节点中的每一个被表示为所述多个处理元件的第一子集中的数据流操作符;
接收包括第二多个节点的第二数据流图的第二输入;
将所述第二数据流图叠加到所述第二部分中,其中所述第二多个节点中的每一个被表示为所述多个处理元件的第二子集中的数据流操作符;
当第一传入操作数集到达所述多个处理元件的所述第一子集时利用所述互连网络的所述第一部分和所述多个处理元件的所述第一子集执行所述第一数据流图的第一操作;以及
当第二传入操作数集到达所述多个处理元件的所述第二子集时利用所述互连网络的所述第二部分和所述多个处理元件的所述第二子集执行所述第二数据流图的第二操作。
10.根据权利要求9所述的方法,还包括:
向所述多个处理元件的所述第一子集指派第一程序;以及
向所述多个处理元件的所述第二子集指派第二程序。
11.根据权利要求10所述的方法,其中,所述互连网络被分割成所述第一部分和所述第二部分以保护所述第一程序和所述第二程序不受彼此影响。
12.根据权利要求11所述的方法,其中,所述第一程序是用户级程序。
13.根据权利要求12所述的方法,其中,所述第二程序是系统级程序。
14.根据权利要求12所述的方法,其中,所述第二程序是用户级程序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810696290.6/1.html,转载请声明来源钻瓜专利网。