[发明专利]面向GPDSP的卷积神经网络多核并行计算方法有效

专利信息
申请号: 201810689646.3 申请日: 2018-06-28
公开(公告)号: CN108920413B 公开(公告)日: 2019-08-09
发明(设计)人: 刘仲;郭阳;扈啸;田希;陈海燕;陈跃跃;孙永节;王丽萍 申请(专利权)人: 中国人民解放军国防科技大学
主分类号: G06F15/80 分类号: G06F15/80;G06N3/04;G06N3/063
代理公司: 湖南兆弘专利事务所(普通合伙) 43008 代理人: 周长清;胡君
地址: 410073 湖南*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种面向GPDSP的卷积神经网络多核并行计算方法,步骤包括:S1.CPU核在片外存储器构建两数据缓存区以及一个权重数据缓冲区;S2.CPU核将指定个数的卷积核数据进行合并处理,存放在权重数据缓冲区;S3.CPU核接入指定幅待计算图像数据进行合并处理,传输到空闲的数据缓存区;S4.如果DSP核空闲且有数据缓存区的数据就绪,则将地址传输给DSP核;S5.由各DSP核并行进行卷积神经网络计算;S6.输出当前次计算结果;S7.循环步骤S3~S6,直到完成所有计算。本发明能够充分发挥GPDSP中CPU核、DSP核的性能以及多级并行性,实现高效的卷积神经网络计算。
搜索关键词: 卷积神经网络 数据缓存区 多核并行 合并处理 权重数据 缓冲区 空闲 计算图像数据 片外存储器 地址传输 多级并行 循环步骤 卷积核 构建 并行 就绪 传输 输出
【主权项】:
1.一种面向GPDSP的卷积神经网络多核并行计算方法,其特征在于,步骤包括:S1.GPDSP中的CPU核在片外DDR存储器中构建两个用于存储输入图像数据的数据缓存区以及一个用于存放卷积核数据的权重数据缓冲区;S2.CPU核根据SIMD能够并行处理的图像数将指定个数的卷积核数据进行合并处理,生成满足计算所需要的卷积核数据,并存放在所述权重数据缓冲区;S3.CPU核监测两个所述数据缓存区的空闲状态,若有空闲的数据缓存区,启动CPU核接入指定幅待计算图像数据进行合并处理,生成满足计算所需要的图像数据,并传输到空闲的数据缓存区;S4.CPU核判断GPDSP中各DSP核的空闲状态以及两个数据缓存区的数据状态,如果判断到各DSP核空闲且有目标数据缓存区的数据就绪,则将目标数据缓存区的地址和所述权重数据缓冲区的地址传输给各DSP核,以启动DSP核进行计算;S5.各DSP核根据接收到的地址对目标数据缓存区的各幅图像数据并行进行卷积神经网络计算;S6.CPU核监测两个数据缓存区以及DSP核的计算状态,并当监测到两个数据缓存区中数据处理完毕以及DSP核计算结束时,输出当前次计算结果;S7.循环步骤S3~S6,直到完成所有图像数据的计算。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科技大学,未经中国人民解放军国防科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810689646.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top