[发明专利]一种普遍适用于LSI的IDDQ测试图形设计方法在审
| 申请号： | 201810670277.3 | 申请日： | 2018-06-26 |
| 公开（公告）号： | CN109143023A | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 赵来钖;盛娜;李焕春 | 申请（专利权）人： | 北京中电华大电子设计有限责任公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 102209 北京市昌平区北七家镇未*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及LSI(内嵌CPU)筛选测试领域，提供了一种IDDQ测试图形设计方法。使用CPU(300)指令控制寄存器(301)以及存储器(302)，把其分别设置为DEFAULT、00、55、AA、FF状态，实现部分寄存器(301)、存储器(302)、组合电路A(304)的相关连线出现电位差异状态。使用CPU指令控制使组合电路A(304)工作，使不直接受CPU控制的寄存器(305)翻转到不同状态，实现寄存器(305)、组合电路B(306)相关连线(307)出现电位差异状态。从而实现高覆盖率IDDQ测试图形设计。在每种不同状态下使用CPU指令使芯片进入最低功耗模式后测试电源(308)电流。此方法在不追加电路设计及面积成本的前提下，实现IDDQ测试筛选，有效提高测试筛选覆盖率。可广泛用于高可靠性LSI筛选。 | ||
| 搜索关键词： | 测试图形 组合电路 寄存器 电位 存储器 筛选 指令控制寄存器 测试 测试电源 电路设计 高覆盖率 高可靠性 功耗模式 面积成本 筛选测试 翻转 内嵌 追加 芯片 覆盖率 | ||
【主权项】：
1.一种普遍适用于LSI的IDDQ测试图形设计方法，其特征在于：不使用专用测试电路(SCAN结构)，通过CPU指令控制寄存器生成IDDQ测试图形，并可以按照目标增加测试覆盖率，具体步骤包括：使用内嵌CPU指令控制寄存器分别生成IDDQ测试图形；通过CPU指令控制寄存器实现测试电流时的状态进入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中电华大电子设计有限责任公司，未经北京中电华大电子设计有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810670277.3/，转载请声明来源钻瓜专利网。
- 上一篇：防护单片机芯片被倒插致损的方法和电路
- 下一篇：接触式测头及检查工具
