[发明专利]一种串并行转换复用电路

摘要

本申请提供一种串并转换复用电路，包括：2n+2个触发器和n+1个通路选择器，2n+2个触发器和n+1个通路选择器即可实现n位宽的串行转并行以及并行转串行，本申请实施例公开的串并转换复用电路在保证电路的功能完整性的同时，大大减小了电路的面积，提高了电路板的使用效率，降低了生产成本。

主权项

1.一种串并转换复用电路，其特征在于，包括：第一通路选择支路和第二通路选择支路，所述第一通路选择支路和第二通路选择支路中总共包括n个通路选择电路，所述n为所述串并转换复用电路的位宽，所述n为偶数，其中，所述第一通路选择支路和第二通路选择支路中各至少包括一个通路选择电路，所述第一通路选择支路和第二通路选择支路中的通路选择电路分别在各自的支路内串联，所述第一通路选择支路中的第一通路选择器用于处理奇数bit数据，所述第二通路选择支路中的第一通路选择器用于处理偶数bit数据；每个通路选择电路包括一个第一通路选择器和一个第一触发器，每个第一通路选择器的第一输入端用于获取所述串并转换复用电路的一个并行输入数据，第一通路选择器的控制端用于获取数据选择信号，当获取到所述数据选择信号时，在所述数据选择信号的控制下，所述第一通路选择器选择第二输入端输入的数据，当未获取到所述数据选择信号时，所述第一通路选择器选择第一输入端输入的数据；所述第一通路选择器的第二输入端作为所述通路选择电路的输入端；所述第一触发器的时钟信号输入端用于获取fclk时钟信号，所述第一触发器的输入端与位于同一个第一通路选择电路内的第一通路选择器的输出端相连，所述第一触发器的输出端作为所述通路选择电路的输出端；所述第一通路选择支路中首个通路选择电路的输入端与逻辑选择电路的输出端相连，第二通路选择支路中首个通路选择电路的输入端与第二触发器的输出端相连；第二触发器，所述第二触发器的输入端与所述逻辑选择电路的输出端相连、时钟信号输入端用于获取所述fclk时钟信号；第三触发器，所述第三触发器的输入端与所述第一通路选择支路的输出端相连；第二通路选择器，所述第二通路选择器的第一输入端与所述第三触发器的输出端相连、第二输入端与所述第二通路选择支路的输出端相连、控制端用于获取所述fclk时钟信号，所述第二通路选择器的输出端作为所述串并转换复用电路的串行信号输出端；与所述通路选择电路一一对应相连的第四触发器，所述第四触发器的输入端和与其一一对应的通路选择电路的输出端相连、时钟信号输入端用于获取读出时钟信号；所述逻辑选择电路的第一输入端用于获取使能配置信号，第二输入端用于获取串行数据，所述逻辑选择电路用于依据所述使能配置信号输出串行数据。