[发明专利]一种串并行转换复用电路

说明书

本申请提供一种串并转换复用电路，包括：2n+2个触发器和n+1个通路选择器，2n+2个触发器和n+1个通路选择器即可实现n位宽的串行转并行以及并行转串行，本申请实施例公开的串并转换复用电路在保证电路的功能完整性的同时，大大减小了电路的面积，提高了电路板的使用效率，降低了生产成本。

技术领域

本发明涉及电子电路技术领域，具体涉及一种用于实现串行转并行和并行转串行的串并行转换复用电路。

背景技术

数据的串并转换是接口电路中不可或缺的部分，为了节省总线，信号在传输过程中采用串行方式，而由于工艺速度的限制，对信号进行处理又必须采用并行方式，因此在数据发送端需要进行数据的并行到串行的转换，从而提升数据的传输速度，在数据的接收端需要将串行的数据转换为并行的数据，用以满足数据的各种处理需求。

以半速设计的偶数位宽为例，现有技术中传统的串行转并行电路的结构可参见图1所示，串行数据s2p_data_in进入电路以后，由时钟fclk正沿和反沿分别同步n/2次，产生的n个同步信号再由读出时钟read_clk同步输出，得到n位并行数据s2p_doutn-1:0，其中读出时钟read_clk周期是时钟fclk周期的n/2倍。因此要用半速模式实现n位宽的串行转并行功能，需要2*n个触发器(以下称之为Flip-Flop)。

同理对于全速架构的串行转并行电路，我们只需看图1上半部分即可，串行数据s2p_data_in进电路以后，由时钟fclk正沿同步n次，产生的n个同步信号再由读出时钟read_clk同步输出，得到n位并行数据s2p_doutn-1:0，其中读出时钟read_clk周期是时钟fclk周期的n倍，因此要用全速模式实现n位宽的串行转并行功能，同样需要2*n个Flip-Flop。

以半速设计的偶数位宽为例，现有技术中传统的并行转串行电路的结构可参见图2所示，并行n并行输入数据p2s_dinn-1:0进电路以后，由data_sel分别通过第一通路选择器U1加载到相应的Flip-Flop，再由时钟fclk正沿同步输出，由于是半速设计，奇数链路最后还需要一级Flip-Flop把数据同步到fclk的下降沿，其目的是为了保证最后一个ping-pang操作时的时序要求，因此要用半速模式实现n位宽的并行转串行功能，需要n+1个Flip-Flop和n+1个第一通路选择器U1。

同理对于全速架构的并行转串行电路，我们只需看图2上半部分即可，并行n并行输入数据p2s_dinn-1:0进入电路以后，由data_sel分别通过第一通路选择器U1加载到相应的Flip-Flop，再由时钟fclk正沿同步输出，因此要用半速模式实现n位宽的并行转串行功能，需要n个Flip-Flop和n个第一通路选择器U1。

对DDR SDRAM或USB等其他半双工电路来说，不需要串行转并行电路和并行转串行电路同时工作，但又必须都要可以工作，如果采用传统处理方式即发送端的并串转换电路和接收端的串并转换电路单独设计，即其具有独立的串行转并行电路和并行转串行电路，因此至少需要3*n+2个Flip-Flop和n+1个第一通路选择器U1，当并行转串行工作时，有2*n个Flip-Flop是不工作的，其面积是浪费的，同理，当串行转并行工作时，有n个Flip-Flop和n个第一通路选择器U1是不工作的，其电路板面积是浪费的。

因此，如何降低这些半双工电路的成本，提高电路板的使用效率是本领域技术人员亟待解决的技术问题之一。

发明内容

有鉴于此，本发明实施例提供一种串并行转换复用电路，以实现降低这些半双工电路的成本、提高电路板的使用效率。

为实现上述目的，本发明实施例提供如下技术方案：

一种串并转换复用电路，包括：