[发明专利]一种用于免滤波数字D类音频功放的扩频调制方法有效

专利信息
申请号: 201810513908.0 申请日: 2018-05-25
公开(公告)号: CN108832917B 公开(公告)日: 2021-09-03
发明(设计)人: 于泽琦;陈晓雷;李祖贺;张春洋;白鸽;杜中州 申请(专利权)人: 郑州轻工业学院
主分类号: H03K7/08 分类号: H03K7/08;H03K5/05;H03K5/06;H03F1/32;H03F3/183;H03F3/217
代理公司: 郑州优盾知识产权代理有限公司 41125 代理人: 孙诗雨;栗改
地址: 450002 *** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出了一种用于免滤波数字D类音频功放的扩频调制方法,利用功放主时钟信号clk和UPWM发生器输入同步字时钟信号clk_s1按照一定规则合成另一个时钟信号clk_s2,然后构建一个伪随机数生成器生成一系列的伪随机数列,通过判断该伪随机数列的奇偶性,利用时钟信号clk_s1和时钟信号clk_s2合成一个频率可变的时钟信号clk_c,最后利用主时钟信号clk、时钟信号clk_c和UPWM发生器输入信号的幅值通过阈值计算器、计数器和比较器处理输出PRF可变的左增长双边沿UPWM信号;同时基于上述扩频调制方法设计相应的免滤波脉冲宽度调制器。本发明可明显降低功放输出UPWM信号高频成分幅度,从而降低EMI,且实现简单,所需硬件资源较少。
搜索关键词: 一种 用于 滤波 数字 音频 功放 调制 方法
【主权项】:
1.一种用于免滤波数字D类音频功放的扩频调制方法,其特征在于,其步骤如下:步骤一:利用频率合成技术在功放系统主时钟信号clk和UPWM发生器输入同步字时钟信号clk_s1的基础上合成另一个时钟信号clk_s2,fs2=fs1·p/q,其中,fs1为时钟信号clk_s1的频率,fs2为时钟信号clk_s2的频率,且fs1大于fs2,p=fclk/(fs1·m),fclk为主时钟信号clk的频率,q为大于p的整数,m为UPWM发生器的级数;步骤二:构建一个n级线性反馈移位寄存器,通过线性反馈移位寄存器生成一系列的伪随机数列,然后利用该伪随机数列以及时钟信号clk_s1和时钟信号clk_s2合成一个新的时钟信号clk_c;步骤三:将UPWM发生器的输入信号延迟2个时钟信号clk_s1的时钟周期后再输入到UPWM发生器中;当出现由UPWM发生器的两个输入数据决定当前UPWM信号的一个占空比值时,取该两个输入数据的算术平均值来决定当前输出UPWM信号的占空比值;步骤四:在m级UPWM发生器中构建一个用于产生左增长双边沿UPWM信号的阈值计算器,阈值计算器根据当前输入的时钟信号clk_c及步骤三中延迟处理后的UPWM发生器输入信号幅值x计算该幅值对应产生左增长双边沿UPWM信号的左阈值yleft和右阈值yright,其中0≤x≤m,x为整数;步骤五:在m级UPWM发生器中构建一个计数器,计数器对主时钟信号clk的上升沿进行计数,当检测到时钟信号clk_c的上升沿,计数器清零;步骤六:在m级UPWM发生器中构建一个比较器,比较器在每个主时钟信号clk的上升沿判断步骤五中计数器的输出值是否大于等于左阈值yleft且小于右阈值yright;若是,比较器输出为1,反之输出为0,从而输出PRF可变的UPWM信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑州轻工业学院,未经郑州轻工业学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810513908.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top