[发明专利]一种用于免滤波数字D类音频功放的扩频调制方法有效
申请号: | 201810513908.0 | 申请日: | 2018-05-25 |
公开(公告)号: | CN108832917B | 公开(公告)日: | 2021-09-03 |
发明(设计)人: | 于泽琦;陈晓雷;李祖贺;张春洋;白鸽;杜中州 | 申请(专利权)人: | 郑州轻工业学院 |
主分类号: | H03K7/08 | 分类号: | H03K7/08;H03K5/05;H03K5/06;H03F1/32;H03F3/183;H03F3/217 |
代理公司: | 郑州优盾知识产权代理有限公司 41125 | 代理人: | 孙诗雨;栗改 |
地址: | 450002 *** | 国省代码: | 河南;41 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 滤波 数字 音频 功放 调制 方法 | ||
1.一种用于免滤波数字D类音频功放的扩频调制方法,其特征在于,其步骤如下:
步骤一:利用频率合成技术在功放系统主时钟信号clk和UPWM发生器输入同步字时钟信号clk_s1的基础上合成另一个时钟信号clk_s2,fs2=fs1·p/q,其中,fs1为时钟信号clk_s1的频率,fs2为时钟信号clk_s2的频率,且fs1大于fs2,p=fclk/(fs1·m),fclk为主时钟信号clk的频率,q为大于p的整数,m为UPWM发生器的级数;
步骤二:构建一个n级线性反馈移位寄存器,通过线性反馈移位寄存器生成一系列的伪随机数列,然后利用该伪随机数列以及时钟信号clk_s1和时钟信号clk_s2合成一个新的时钟信号clk_c;
步骤三:将UPWM发生器的输入信号延迟2个时钟信号clk_s1的时钟周期后再输入到UPWM发生器中;当出现由UPWM发生器的两个输入数据决定当前UPWM信号的一个占空比值时,取该两个输入数据的算术平均值来决定当前输出UPWM信号的占空比值;
步骤四:在m级UPWM发生器中构建一个用于产生左增长双边沿UPWM信号的阈值计算器,阈值计算器根据当前输入的时钟信号clk_c及步骤三中延迟处理后的UPWM发生器输入信号幅值x计算该幅值对应产生左增长双边沿UPWM信号的左阈值yleft和右阈值yright,其中0≤x≤m,x为整数;
步骤五:在m级UPWM发生器中构建一个计数器,计数器对主时钟信号clk的上升沿进行计数,当检测到时钟信号clk_c的上升沿,计数器清零;
步骤六:在m级UPWM发生器中构建一个比较器,比较器在每个主时钟信号clk的上升沿判断步骤五中计数器的输出值是否大于等于左阈值yleft且小于右阈值yright;若是,比较器输出为1,反之输出为0,从而输出PRF可变的UPWM信号。
2.根据权利要求1所述的用于免滤波数字D类音频功放的扩频调制方法,其特征在于,所述时钟信号clk_c的生成规则是:在当前伪随机数列的值为偶数时,时钟信号clk_c在当前周期为clk_s1;在当前伪随机数列的值为奇数时,则时钟信号clk_c在当前周期为clk_s2。
3.根据权利要求1所述的用于免滤波数字D类音频功放的扩频调制方法,其特征在于,所述步骤四中,当时钟信号clk_c的下一个周期和时钟信号clk_s1的周期相同时,左阈值右阈值当时钟信号clk_c的下一个周期和时钟信号clk_s2的周期相同时,左阈值右阈值其中,[]取整为舍去小数位取整。
4.根据权利要求1-3中任意一项所述的用于免滤波数字D类音频功放的扩频调制方法,其特征在于,利用上述扩频调制方法构建一个免滤波脉冲宽度调制器,所述免滤波脉冲宽度调制器包括插值滤波器、时钟管理器、取反模块、第一Sigma-Delta调制器、第二Sigma-Delta调制器、第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器;主时钟信号clk与时钟管理器相连接;数字音频信号与插值滤波器相连接,插值滤波器分别与第一Sigma-Delta调制器和取反模块相连接,取反模块与第二Sigma-Delta调制器相连接,第一Sigma-Delta调制器与第一带扩频调制的UPWM发生器相连接,第二Sigma-Delta调制器与第二带扩频调制的UPWM发生器相连接,第一带扩频调制的UPWM发生器输出的两路UPWM信号和第二带扩频调制的UPWM发生器输出的两路UPWM信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑州轻工业学院,未经郑州轻工业学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810513908.0/1.html,转载请声明来源钻瓜专利网。