[发明专利]像素结构及其制作方法、显示基板、显示装置在审
| 申请号： | 201810436476.8 | 申请日： | 2018-05-09 |
| 公开（公告）号： | CN108648709A | 公开（公告）日： | 2018-10-12 |
| 发明（设计）人： | 邓鸣;梁利生;孙志华;刘文亮;赵雅楠;朱思彬 | 申请（专利权）人： | 京东方科技集团股份有限公司;重庆京东方光电科技有限公司 |
| 主分类号： | G09G3/36 | 分类号： | G09G3/36 |
| 代理公司： | 北京银龙知识产权代理有限公司 11243 | 代理人： | 刘伟;张博 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种像素结构及其制作方法、显示基板、显示装置，属于显示技术领域。其中，像素结构，包括N行栅线和由所述N行栅线限定出的N行像素区域，所述像素区域设置有第一薄膜晶体管，第k+1行像素区域的第一薄膜晶体管的栅极与第k行栅线连接，源极与公共电极线连接，漏极与所在像素区域的像素电极连接，其中，N为大于2的整数，k为正整数且小于N。通过本发明的技术方案，能够防止显示装置产生画面显示不均。 | ||
| 搜索关键词： | 显示装置 像素结构 栅线 薄膜晶体管 显示基板 像素区域 行像素 公共电极线 画面显示 像素电极 正整数 漏极 源极 制作 | ||
【主权项】：
1.一种像素结构，包括N行栅线和由所述N行栅线限定出的N行像素区域，其特征在于，所述像素区域设置有第一薄膜晶体管，第k+1行像素区域的第一薄膜晶体管的栅极与第k行栅线连接，源极与公共电极线连接，漏极与所在像素区域的像素电极连接，其中，N为大于2的整数，k为正整数且小于N。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;重庆京东方光电科技有限公司，未经京东方科技集团股份有限公司;重庆京东方光电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810436476.8/，转载请声明来源钻瓜专利网。
