[发明专利]异型屏面板的栅驱动电路及驱动方法有效
申请号: | 201810374875.6 | 申请日: | 2018-04-24 |
公开(公告)号: | CN108538235B | 公开(公告)日: | 2019-10-25 |
发明(设计)人: | 邢振周;黄俊宏 | 申请(专利权)人: | 武汉华星光电技术有限公司 |
主分类号: | G09G3/20 | 分类号: | G09G3/20 |
代理公司: | 深圳市德力知识产权代理事务所 44265 | 代理人: | 林才桂;刘巍 |
地址: | 430070 湖北省武汉市*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种异型屏面板的栅驱动电路及驱动方法。该栅驱动电路包括:第一阵列基板行驱动电路,其所驱动的扫描线从有开口/开孔区左侧延伸至开口/开孔处;第二阵列基板行驱动电路,其所驱动的扫描线从有开口/开孔区右侧延伸至开口/开孔处;第三阵列基板行驱动电路,其所驱动的扫描线从无开口/开孔区左侧延伸至右侧,且其所驱动的上下相邻的扫描线之间间隔有第四阵列基板行驱动电路所驱动的扫描线;第四阵列基板行驱动电路,其所驱动的扫描线从无开口/开孔区右侧延伸至左侧,且其所驱动的上下相邻的扫描线之间间隔有第三阵列基板行驱动电路所驱动的扫描线。本发明能够减小屏幕开口/开孔处的边框宽度,简化工艺制程、提升产品良率。 | ||
搜索关键词: | 扫描线 阵列基板行驱动 驱动 开口 电路 开孔区 栅驱动电路 开孔处 延伸 异型屏 边框 产品良率 减小 制程 屏幕 | ||
【主权项】:
1.一种异型屏面板的栅驱动电路,其特征在于,包括:第一阵列基板行驱动电路,位于面板有开口/开孔区左侧,用于从有开口/开孔区左侧驱动扫描线,其所驱动的扫描线从有开口/开孔区左侧延伸至开口/开孔处;第二阵列基板行驱动电路,位于面板有开口/开孔区右侧,用于从有开口/开孔区右侧驱动扫描线,其所驱动的扫描线从有开口/开孔区右侧延伸至开口/开孔处;第三阵列基板行驱动电路,位于面板无开口/开孔区左侧,用于从无开口/开孔区左侧驱动扫描线,其所驱动的扫描线从无开口/开孔区左侧延伸至右侧,且其所驱动的上下相邻的扫描线之间间隔有第四阵列基板行驱动电路所驱动的扫描线;第四阵列基板行驱动电路,位于面板无开口/开孔区右侧,用于从无开口/开孔区右侧驱动扫描线,其所驱动的扫描线从无开口/开孔区右侧延伸至左侧,且其所驱动的上下相邻的扫描线之间间隔有第三阵列基板行驱动电路所驱动的扫描线;面板显示时,第一阵列基板行驱动电路和第二阵列基板行驱动电路采用双边驱动逐行扫描的方式驱动面板有开口/开孔区的扫描线,第三阵列基板行驱动电路和第四阵列基板行驱动电路采用双边驱动隔行扫描的方式驱动面板无开口/开孔区的扫描线;所述第三阵列基板行驱动电路包括级联的奇数级阵列基板行驱动单元,第四阵列基板行驱动电路包括级联的偶数级阵列基板行驱动单元,每级阵列基板行驱动单元对应驱动一行扫描线;或者所述第三阵列基板行驱动电路包括级联的偶数级阵列基板行驱动单元,第四阵列基板行驱动电路包括级联的奇数级阵列基板行驱动单元,每级阵列基板行驱动单元对应驱动一行扫描线;假设本级阵列基板行驱动单元为第N级,第N级阵列基板行驱动单元包括:正反向扫描控制模块(10),控制输入模块(20),锁存模块(30),复位模块(40),与非门信号处理模块(50),输出缓冲模块(60),第一反相器(70),以及第二反相器(80);正反向扫描控制模块(10)包括第一传输门(11)和第二传输门(12);第一传输门(11)输入端连接第N-2级阵列基板行驱动单元的第一节点(ST(N-2)),输出端连接本级第二节点(P(N)),高电位控制端连接第一方向扫描信号(U2D),低电位控制端连接第二方向扫描信号(D2U);第二传输门(12)输入端连接第N+2级阵列基板行驱动单元的第一节点(ST(N+2)),输出端连接本级第二节点(P(N)),高电位控制端连接第二方向扫描信号(D2U),低电位控制端连接第一方向扫描信号(U2D);控制输入模块(20)包括时钟控制反相器,所述时钟控制反相器的低电位控制端连接本级第二节点(P(N)),高电位控制端连接本级第一节点(ST(N)),输出端连接本级第三节点(R(N)),输入端连接第一反相器(70)的输出端;锁存模块(30)包括P型的第七薄膜晶体管(T7)和第八薄膜晶体管(T8),以及N型的第九薄膜晶体管(T9)和第十薄膜晶体管(T10);第七薄膜晶体管(T7)栅极连接本级第一节点(ST(N)),源极连接第八薄膜晶体管(T8)漏极,漏极连接本级第三节点(R(N));第八薄膜晶体管(T8)栅极连接第一时钟信号(CK1),源极连接恒压高电位(High);第九薄膜晶体管(T9)栅极连接本级第二节点(P(N)),源极连接恒压低电位(Low),漏极连接第十薄膜晶体管(T10)的源极;第十薄膜晶体管(T10)的栅极连接第一时钟信号(CK1),漏极连接本级第三节点(R(N));复位模块(40)连接本级第三节点(R(N)),用于使其电位复位;与非门信号处理模块(50)的第一输入端连接本级第一节点(ST(N)),第二输入端连接第二时钟信号(CK3),输出端连接输出缓冲模块(60)的输入端;输出缓冲模块(60)的输出端输出本级行扫描信号(Gate(N));第一反相器(70)的输入端连接第一时钟信号(CK1),输出端连接控制输入模块(20)的输入端;第二反相器(80)的输入端连接本级第三节点(R(N)),输出端连接本级第一节点(ST(N))。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉华星光电技术有限公司,未经武汉华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810374875.6/,转载请声明来源钻瓜专利网。