[发明专利]一种基于双TOF传感器的测速装置

摘要

本发明属于嵌入式计算机技术领域，涉及一种基于双TOF传感器的测速装置。该测速装置包括主控制模块、双TOF及射频调制光源模块和通信模块。主控制模块包括主控芯片及外围器件，负责系统的初始化、运行应用程序和实现基于正交调制频率的多普勒算法。双TOF及射频调制光源模块包括两套TOF传感器子模块、镜头滤光片子模块和射频调制光源子模块，通过对被测物体反射的光波采取正交频率调制得到三维深度图像，然后通过TCMI发送到主控芯片处理。通信模块包括千兆以太网子模块、USB2.0子模块及RS232子模块，用于与上位机通信及测速装置调试。本发明可在消费市场、轨道交通领域中应用。

主权项

1.一种基于双TOF传感器的测速装置，其特征在于，所述的测速装置包括主控制模块、双TOF及射频调制光源模块和通信模块；所述的主控制模块主要由主控芯片及其外围器件组成；主控芯片采用ARM+FPGA架构的处理器，内部包含ARM处理器和FPAG；ARM处理器包括双ARM Cortex‑A9内核、静态内存控制接口、动态内存控制接口、SDIO接口和UART接口；FPGA包括FPGA可编程资源、普通I/O接口和FPGA扩展接口；其中，ARMCortex‑A9内核和FPGA通过AXI高速总线相连，双ARM Cortex‑A9内核负责运行Linux操作系统和应用程序，FPGA负责基于正交调制频率的多普勒算法的实现；外围器件包括iNAND芯片、DDR3内存芯片、Flash芯片、时钟、看门狗芯片以及CPLD芯片；其中，iNAND芯片和主控芯片的SDIO接口相连，作为应用程序以及TOF传感器数据查找表的存储芯片；DDR3内存芯片和主控芯片的动态内存控制接口相连，用于运行操作系统和应用程序；Flash芯片和主控芯片的静态内存控制接口相连，用于存放bootloader文件；时钟、看门狗芯片用于给主控芯片提供可靠的时钟以及复位信号；CPLD芯片用于在FPGA启动时，FPGA给CPLD发送一串码流，使CPLD与FPGA执行同样的算法，CPLD执行算法后将运算结果送给FPGA，若CPLD与FPGA结果一致则FPGA运行程序，若不一致则锁定FPGA，从而保证FPGA中算法的安全性；FPGA扩展的千兆MAC接口与通信模块的一路以太网物理层芯片相连，作为被测物体三维深度图像数据传输通路；FPGA扩展USB2.0接口用于与上位机通信；FPGA扩展I2C接口用于双TOF及射频调制光源模块的配置管理；FPGA扩展TCMI接口用于主控制模块与双TOF及射频调制光源模块间三维深度图像数据的传送；主控芯片UART接口与通信模块的RS232接口收发器相连，用于设备调试；所述的双TOF及射频调制光源模块包括两套TOF传感器子模块、镜头滤光片子模块和射频调制光源子模块；利用两套TOF传感器子模块的LED控制引脚控制射频调制光源子模块发射不同频率、正弦波形的红外光，通过被测物体反射，从而被两个TOF传感器子模块采集；通过对进入两个TOF传感器子模块的入射光采用正交频率调制，入射光通过TOF传感器上感光的像素点阵的光电转化、ADC采样编码，最终得到三维深度图像；三维深度图像包含被测物体的三维速度信息，通过TCMI总线将三维深度图像数据发送到主控制模块中的FPGA进行处理；镜头滤光片子模块采用不同的带通频率，使得射频调制光源子模块发射的不同波段的红外光分别进入到不同的TOF传感器子模块，实现分离两个不同波段的红外光和对其他频率的环境噪声起到滤除的作用；射频调制光源子模块的驱动电路包含一个光源反馈电路LEDFB，通过光源反馈电路来调整相位误差；所述的通信模块主要由千兆以太网子模块、USB2.0子模块和RS232子模块组成，用于被测物体三维深度图像的传输以及测速装置调试；千兆以太网子模块由以太网物理层芯片、以太网变压器和面板连接器组成；以太网物理层芯片与主控制模块的EMAC和MDIO接口相连，EMAC用于控制主控制模块到以太网物理层芯片的数据包流，MDIO主要负责配置和监控与EMAC相连的以太网物理层芯片；以太网物理层芯片通过以太网变压器和面板连接器与外界以太网相连，实现以太网物理层芯片与外界的隔离；USB2.0子模块用于与上位机通信；RS232子模块主要用于测速装置的调试，通过RS232总线来调试测速装置的各模块，以验证各功能模块是否工作正常。