[发明专利]一种面向SoC软件研发的全系统模拟平台

摘要

本发明属于计算机技术领域，具体为一种面向SoC软件研发的全系统模拟平台。本发明设计的模拟平台采用松耦合的组织架构，并且设定规范的通讯接口；以软硬件协同工作的方式，通过FPGA开发板实现IP核的功能执行，并提供执行过程中时序信息，由此实现对于IP核的详细时序模拟；同时设计通用的信息传输接口，将FPGA和模拟平台之间的通信规范化，以提高模拟平台对不同IP核的适用性和可扩展性。针对硬件设计中可能出现的自定制的新指令，本发明使用可配置库函数的方式实现新指令的扩展，并且通过一系列方法确认其寄存器依赖关系，以保证时序模拟的正确性。本发明不需要对编辑器工具链进行修改，可以极大的提高扩展新指令的效率。

主权项

1.一种面向SoC软件研发的全系统模拟平台，其特征在于，包括：模拟程序功能执行的功能模拟模块和模拟详细时序信息的时序模拟模块；使用松耦合的组织结构形式，将功能模拟模块和时序模拟模块分离开；使用功能驱动的模拟方式，即功能模拟模块先执行，并且为时序模拟模块提供指令流、数据访问等必需信息，而时序模拟模块根据功能模拟模块所提供的信息进行详细的时序模拟，并且检查功能模拟模块可能出现的执行流偏差或错误，同时对其进行修正，以保证模拟的准确性；此外，还包括额外扩展的两个组件；第一个组件是软硬件协同工作模块，该组件集成了FPGA以实现IP核的功能，并且提供详细的时序信息；该组件还包括一个通用的信息传输接口，用以实现IP核和模拟平台之间的信息传输，同时消除不同IP核之间的差异性；第二个组件是支持自定制新指令的可配置动态链接库，应用程序在源代码中调用这些动态链接库中的函数，以实现自定制新指令的功能；该组件还包括确认自定制指令和其上下文指令寄存器依赖关系的相关机制；IP核的基本工作流程如下：首先，应用程序通过特定的接口调用IP核来执行某些特殊操作；而后模拟平台的功能模拟模块识别出这些调用请求并且把相关控制信息和输入传递至IP核；然后IP核根据控制信号和输入进行相关运算并得出结果，再把执行输出和相关时序信息输出出来；最后，时序模拟模块根据这些信息模拟IP核的时序行为。