[发明专利]一种雷达基带杂波生成装置及方法

摘要

本发明公开了一种雷达基带杂波生成装置及方法。该装置包括FPGA、ADC、DAC、存储器、时钟分配器和通信接口电路。方法为：首先FPGA进行硬件初始化，控制时钟分配器产生时钟信号，在触发信号的同步下，控制ADC采样外部雷达中频信号，形成数字中频序列，然后中频序列经数字解调后存入存储器，FPGA通过通信接口电路接收外部杂波参数及基带杂波调制序列完成基带杂波调制，最终控制DAC生成基带模拟杂波信号，同时将硬件工作状态以及外部输入的杂波参数通过通信接口电路输出。本发明硬件结构简单，可以分别针对高分辨率、低分辨率雷达生成不同的基带杂波。

主权项

1.一种雷达基带杂波生成装置，其特征在于，包括FPGA(1)、ADC(2)、DAC(3)、存储器(4)、时钟分配器(5)和通信接口电路(6)，所述FPGA(1)同时与存储器(4)、ADC(2)、DAC(3)、时钟分配器(5)和通信接口电路(6)双向互联，时钟分配器(5)的第一输出端与ADC(2)的时钟输入端相连，时钟分配器(5)的第二输出端与DAC(3)的时钟输入端相连，ADC(2)的信号输入端输入外部雷达中频信号，DAC(3)的信号输出端输出基带杂波信号，时钟分配器(5)时钟信号输入端接收外部时钟信号，FPGA(1)的触发信号输入端接外部触发信号；所述FPGA(1)，用于硬件初始化，控制时钟分配器(5)产生时钟信号，在触发信号的同步下，控制ADC(2)采样外部雷达中频信号，形成数字中频序列，中频序列经数字解调后存入存储器(4)，FPGA(1)通过通信接口电路(6)接收外部杂波参数及基带杂波调制序列完成基带杂波调制，控制DAC(3)生成基带模拟杂波信号，同时将硬件工作状态以及外部输入的杂波参数通过通信接口电路(6)输出；所述ADC(2)，用于采样外部雷达中频信号，形成数字中频序列，并传给FPGA(1)；所述DAC(3)，用于恢复中频基带杂波信号，生成模拟基带杂波信号并输出；所述存储器(4)，用于存储经FPGA(1)所处理后的数字基带杂波序列；所述时钟分配器(5)，用于接收外部输入时钟或自身产生时钟，经过倍频、分频处理后分别给FPGA(1)、ADC(2)、DAC(3)提供输入时钟信号；所述通信接口电路(6)，用于给外部提供接口、通信物理层和协议层链路。